CN209543358U - 一种射频识别读写器 - Google Patents

Abstract

本实用新型提出了一种射频识别读写器，通过设置功率放大电路，可以提供29dBm增益模拟控制，提升29dBm线性功率输出，45％的线性效率，为读写器匹配最佳的功率、效率和线性特性，进而增加读写器的工作距离；通过设置USB接口电路和RS232，提供USB和串口通信的两种方式，增加读写器的应用范围；通过设置匹配电路，可以减少信号反射，降低反射信号对读写器的影响；整个装置可以提供两种以上的通信方式，增加读写器的工作距离，降低反射信号对读写器的干扰。

Description

一种射频识别读写器

技术领域

本实用新型涉及射频识别领域，尤其涉及一种射频识别读写器。

背景技术

超高频射频识别系统具有读写速度快、存储容量大、识别距离远、同时读写多个标签、通讯速度快、成本低、尺寸小等特点，为实现“物联网”提供了可能。现有技术中，存在以下两个问题：一是射频工作距离近，不能获取较远距离的标签上的信息；二是，通信方式单一，只能与PC机连接，无法与数码或者多媒体设备连接。因此，为解决上述问题，本实用新型提供一种可以提高工作距离以及增加通信方式的射频识别读写器。

实用新型内容

有鉴于此，本实用新型提出了一种可以提高工作距离以及增加通信方式的射频识别读写器。

本实用新型的技术方案是这样实现的：本实用新型提供了一种射频识别读写器，其包括微处理器、RS232接口电路、射频芯片、天线、检波电路和电源，还包括匹配电路、单端-差分电路、功率放大电路、低通滤波电路和USB接口电路；

电源、微处理器、射频芯片、匹配电路、功率放大电路、低通滤波电路和天线顺次电性连接，单端-差分电路分别与射频芯片和检波电路电性连接，微处理器分别与RS232接口电路、功率放大电路和USB接口电路电性连接。

在以上技术方案的基础上，优选的，微处理器为LPC2138。

进一步优选的，USB接口电路包括USB-MINI接口、电阻R56-61、电容C70、电容C75、电容C76、肖特二极管D17、三极管Q1和电感L12；

USB-MINI接口的VBUS引脚通过电感L12与电源电性连接，USB-MINI接口的D-引脚分别与电阻R56的一端和电感C70的一端电性连接，电阻R56的另一端与LPC2138的P0.5引脚电性连接，电容C70的另一端通过电阻R59与三极管Q1的发射极电性连接，三极管Q1的基极分别与电阻R60的一端、电阻R61的一端和肖特二极管D17的正极电性连接，三极管Q1的集电极分别与电阻R60的另一端和电源电性连接，电阻R61的另一端和肖特二极管D17的负极分别与LPC2138的P0.3和P0.4引脚一一对应电性连接，USB-MINI接口的D+引脚通过电阻R57与LPC2138的P0.6引脚电性连接，电容C75的一端与微处理器电性连接，电容C76的一端与电阻R56的另一端电性连接，电容C75的另一端和电容C76的另一端均接地，USB-MINI接口的ID引脚与LPC2138的P0.7引脚电性连接，电阻R58的一端与USB-MINI接口的ID引脚电性连接，电阻R58的另一端接地。

进一步优选的，射频芯片为ADF7020；

ADF7020的CLK、IO、LOCK、SCLK、SREAD、SDATA、SLE和CE引脚分别与LPC2138的P0.30、P0.29、P0.16、P0.4、P0.5、P0.6、P0.26和P0.27引脚一一对应电性连接。

进一步优选的，匹配电路包括电感L3-L5，电容C48-C50，电阻R50和R47；

ADF7020的RFOUT引脚分别与电容C50的一端和电感L3的一端电性连接，电容C50的另一端分别与电感L4的一端、电阻R50的一端和电感L5的一端电性连接，电感L4的另一端与电源电性连接，电阻R50的另一端和电感L5的另一端均接地，电感L3的另一端分别与电阻R47的一端、电容C49的一端和电容C48的一端电性连接，电容C48的另一端和电容C49的另一端均接地，电阻R47的另一端与电源电性连接。

进一步优选的，单端-差分电路包括电阻R51-R53，电容C51-C54和电感L2；

所述ADF7020的RFIN引脚分别与电感L2的一端、电阻R53的一端、电容C54的一端和电容C51的一端电性连接，电阻R53的另一端和电容C54的另一端均接地，电容C51的另一端分别与电阻R51的一端电性连接，电阻R51的另一端与检波电路电性连接，电感L2的另一端分别与电容C52的一端和电容C53的一端和电阻R52的一端电性连接，电感C53的另一端、电阻R52的另一端和电容C52的另一端均接地。

进一步优选的，功率放大电路包括RF2132芯片；

所述RF2132芯片的RFIN引脚与电感C50的另一端电性连接，RF2132芯片的RF OUTa引脚、RF OUTb引脚、RF OUTc引脚和RF OUTd引脚分别与低通滤波电路电性连接，RF2132芯片的2f0引脚与LPC2138的P0.25引脚电性连接。

进一步优选的，低通滤波电路包括电感L7、电感C58-C60；

电感L7的一端和电容C58的一端均与RF2132芯片的RF OUTa引脚、RF OUTb引脚、RFOUTc引脚和RF OUTd引脚电性连接，电容C58的另一端接地，电感L7的另一端分别与电感C59的一端和电容C60的一端电性连接，电容C59的另一端接地，电容C60的另一端与天线电性连接。

本实用新型的一种射频识别读写器相对于现有技术具有以下有益效果：

(1)通过设置功率放大电路，可以提供29dBm增益模拟控制，提升29dBm线性功率输出，45％的线性效率，为读写器匹配最佳的功率、效率和线性特性，进而增加读写器的工作距离；

(2)通过设置USB接口电路和RS232，提供USB和串口通信的两种方式，增加读写器的应用范围；

(3)通过设置匹配电路，可以减少信号反射，降低反射信号对读写器的影响；(4)整个装置可以提供两种以上的通信方式，增加读写器的工作距离，降低反射信号对读写器的干扰。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型一种射频识别读写器的结构图；

图2为本实用新型一种射频识别读写器中射频芯片、匹配电路和单端-差分电路的电路图；

图3为本实用新型一种射频识别读写器中功率放大电路的电路图；

图4为本实用新型一种射频识别读写器中USB接口电路的电路图。

具体实施方式

下面将结合本实用新型实施方式，对本实用新型实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式仅仅是本实用新型一部分实施方式，而不是全部的实施方式。基于本实用新型中的实施方式，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本实用新型保护的范围。

如图1所示，本实用新型的一种射频识别读写器，一种射频识别读写器，其包括微处理器、RS232接口电路、射频芯片、天线、电源、匹配电路、单端-差分电路、功率放大电路、低通滤波电路、检波电路和USB接口电路。

微处理器，控制功率放大电路放大的倍数，以及控制射频芯片收发，并对射频芯片传来的信号进行处理。在本实施例中，综合芯片功能资源不浪费、功能强大以及成本低因素，选用LPC2138作为本实施例的微处理器，LPC2138微控制器内嵌512KB的高速Flash存储器和32KB的RAM，具有丰富的外设资源；2个32位定时器；2个10位8路ADC；1个10位DAC；PWM通道；47路GPIO；具有UART、I2C、SPI、SSP等串行接口。

在本实施例中，如图2所示，射频芯片选用ADF7020，ADF7020的CLK、IO、LOCK、SCLK、SREAD、SDATA、SLE和CE引脚分别与LPC2138的P0.30、P0.29、P0.16、P0.4、P0.5、P0.6、P0.26和P0.27引脚一一对应电性连接。其中，ADF7020收发芯片是半双工通信方式，发射状态和接收状态不能同时存在，ADF7020收发芯片内部集成了低噪声放大器、压控振荡器、低噪音小数分频器、锁相环电路、混频器、中频放大器、调制解调电路、自动增益控制电路，因此在实现射频收发的功能前提下，ADF7020收发芯片的外围电路结构简单。

匹配电路，在射频芯片为发射状态时，减少信号的反射，保证信号能有效的输出到天线上。在本实施例中，如图2所示，匹配电路包括电感L3-L5，电容C48-C50，电阻R50和R47；具体的，ADF7020的RFOUT引脚分别与电容C50的一端和电感L3的一端电性连接，电容C50的另一端分别与电感L4的一端、电阻R50的一端和电感L5的一端电性连接，电感L4的另一端与电源电性连接，电阻R50的另一端和电感L5的另一端均接地，电感L3的另一端分别与电阻R47的一端、电容C49的一端和电容C48的一端电性连接，电容C48的另一端和电容C49的另一端均接地，电阻R47的另一端与电源电性连接。电感L3、电阻R47、电容C48和电容C49组成滤波电路，对电源输出电流进行滤波；电容C50和电感L4减少信号的反射；电阻R50和电感L5组成滤波电路。

单端-差分电路，在射频芯片为接收状态时，实现阻抗变换和单端到差分输入，产生两个相位相差180°的差分信号。在本实施例中，如图2所示，单端-差分电路包括：电阻R51-R53，电容C51-C54和电感L2；具体的，ADF7020的RFIN引脚分别与电感L2的一端、电阻R53的一端、电容C54的一端和电容C51的一端电性连接，电阻R53的另一端和电容C54的另一端均接地，电容C51的另一端分别与电阻R51的一端电性连接，电阻R51的另一端与检波电路电性连接，电感L2的另一端分别与电容C52的一端和电容C53的一端和电阻R52的一端电性连接，电感C53的另一端、电阻R52的另一端和电容C52的另一端均接地。其中电阻R51、电容C51和电感L2组成匹配网络；电阻R53和电容C54组成滤波电路，电阻R52和电容C53组成滤波电路。

功率放大电路，由于ADF7020发射级输出的最大功率为13dBm，作用距离只有几米，为提供读写器的作用距离，本实施例通过增加功率放大电路提高ADF7020发射时的功率。在本实施例中，如图3所示，功率放大电路包括RF2132芯片；具体的，RF2132芯片的RFIN引脚与电感C50的另一端电性连接，RF2132芯片的RF OUTa引脚、RF OUTb引脚、RF OUTc引脚和RFOUTd引脚分别与低通滤波电路电性连接，RF2132芯片的2f0引脚与LPC2138的P0.25引脚电性连接。其中，RF2132工作频率为800～950MHz，提供29dBm增益模拟控制，可以提升29dBm线性功率输出，45％的线性效率，RF2132本身包含有50Ω输入和输出阻抗，很容易匹配以获得最佳的功率、效率和线性特性。

低通滤波电路，使天线上频率较低的信号通过。在本实施例中，如图3所示，低通滤波电路包括电感L7、电感C58-C60；具体的，电感L7的一端和电容C58的一端均与RF2132芯片的RF OUTa引脚、RF OUTb引脚、RF OUTc引脚和RF OUTd引脚电性连接，电容C58的另一端接地，电感L7的另一端分别与电感C59的一端和电容C60的一端电性连接，电容C59的另一端接地，电容C60的另一端与天线电性连接。

USB接口电路，实现读写器与后台设备通过USB接口进行通信。在本实施例中，如图4所示，USB接口电路包括USB-MINI接口、电阻R56-61、电容C70、电容C75、电容C76、肖特二极管D17、三极管Q1和电感L12；具体的，USB-MINI接口的VBUS引脚通过电感L12与电源电性连接，USB-MINI接口的D-引脚分别与电阻R56的一端和电感C70的一端电性连接，电阻R56的另一端与LPC2138的P0.5引脚电性连接，电容C70的另一端通过电阻R59与三极管Q1的发射极电性连接，三极管Q1的基极分别与电阻R60的一端、电阻R61的一端和肖特二极管D17的正极电性连接，三极管Q1的集电极分别与电阻R60的另一端和电源电性连接，电阻R61的另一端和肖特二极管D17的负极分别与LPC2138的P0.3和P0.4引脚一一对应电性连接，USB-MINI接口的D+引脚通过电阻R57与LPC2138的P0.6引脚电性连接，电容C75的一端与微处理器电性连接，电容C76的一端与电阻R56的另一端电性连接，电容C75的另一端和电容C76的另一端均接地，USB-MINI接口的ID引脚与LPC2138的P0.7引脚电性连接，电阻R58的一端与USB-MINI接口的ID引脚电性连接，电阻R58的另一端接地。

检波电路，从天线检测到的信号中提取所需频率的信号。属于现有技术，在此不再累述。

RS232接口电路，串口通信的一种方式，属于现有技术，在此不再累述。PC机可以通过RS485转换器，实现RS485通信。

以上所述仅为本实用新型的较佳实施方式而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (8)

1.一种射频识别读写器，其包括微处理器、RS232接口电路、射频芯片、天线、检波电路和电源，其特征在于：还包括匹配电路、单端-差分电路、功率放大电路、低通滤波电路和USB接口电路；

所述电源、微处理器、射频芯片、匹配电路、功率放大电路、低通滤波电路和天线顺次电性连接，单端-差分电路分别与射频芯片和检波电路电性连接，微处理器分别与RS232接口电路、功率放大电路和USB接口电路电性连接。

2.如权利要求1所述的一种射频识别读写器，其特征在于：所述微处理器为LPC2138。

3.如权利要求2所述的一种射频识别读写器，其特征在于：所述USB接口电路包括USB-MINI接口、电阻R56-61、电容C70、电容C75、电容C76、肖特二极管D17、三极管Q1和电感L12；

所述USB-MINI接口的VBUS引脚通过电感L12与电源电性连接，USB-MINI接口的D-引脚分别与电阻R56的一端和电感C70的一端电性连接，电阻R56的另一端与LPC2138的P0.5引脚电性连接，电容C70的另一端通过电阻R59与三极管Q1的发射极电性连接，三极管Q1的基极分别与电阻R60的一端、电阻R61的一端和肖特二极管D17的正极电性连接，三极管Q1的集电极分别与电阻R60的另一端和电源电性连接，电阻R61的另一端和肖特二极管D17的负极分别与LPC2138的P0.3和P0.4引脚一一对应电性连接，USB-MINI接口的D+引脚通过电阻R57与LPC2138的P0.6引脚电性连接，电容C75的一端与微处理器电性连接，电容C76的一端与电阻R56的另一端电性连接，电容C75的另一端和电容C76的另一端均接地，USB-MINI接口的ID引脚与LPC2138的P0.7引脚电性连接，电阻R58的一端与USB-MINI接口的ID引脚电性连接，电阻R58的另一端接地。

4.如权利要求2所述的一种射频识别读写器，其特征在于：所述射频芯片为ADF7020；

所述ADF7020的CLK、IO、LOCK、SCLK、SREAD、SDATA、SLE和CE引脚分别与LPC2138的P0.30、P0.29、P0.16、P0.4、P0.5、P0.6、P0.26和P0.27引脚一一对应电性连接。

5.如权利要求4所述的一种射频识别读写器，其特征在于：所述匹配电路包括电感L3-L5，电容C48-C50，电阻R50和R47；

所述ADF7020的RFOUT引脚分别与电容C50的一端和电感L3的一端电性连接，电容C50的另一端分别与电感L4的一端、电阻R50的一端和电感L5的一端电性连接，电感L4的另一端与电源电性连接，电阻R50的另一端和电感L5的另一端均接地，电感L3的另一端分别与电阻R47的一端、电容C49的一端和电容C48的一端电性连接，电容C48的另一端和电容C49的另一端均接地，电阻R47的另一端与电源电性连接。

6.如权利要求4所述的一种射频识别读写器，其特征在于：所述单端-差分电路包括电阻R51-R53，电容C51-C54和电感L2；

所述ADF7020的RFIN引脚分别与电感L2的一端、电阻R53的一端、电容C54的一端和电容C51的一端电性连接，电阻R53的另一端和电容C54的另一端均接地，电容C51的另一端分别与电阻R51的一端电性连接，电阻R51的另一端与检波电路电性连接，电感L2的另一端分别与电容C52的一端和电容C53的一端和电阻R52的一端电性连接，电感C53的另一端、电阻R52的另一端和电容C52的另一端均接地。

7.如权利要求5所述的一种射频识别读写器，其特征在于：所述功率放大电路包括RF2132芯片；

所述RF2132芯片的RFIN引脚与电感C50的另一端电性连接，RF2132芯片的RF OUTa引脚、RF OUTb引脚、RF OUTc引脚和RF OUTd引脚分别与低通滤波电路电性连接，RF2132芯片的2f0引脚与LPC2138的P0.25引脚电性连接。

8.如权利要求6或7所述的一种射频识别读写器，其特征在于：所述低通滤波电路包括电感L7、电感C58-C60；

所述电感L7的一端和电容C58的一端均与RF2132芯片的RF OUTa引脚、RF OUTb引脚、RFOUTc引脚和RF OUTd引脚电性连接，电容C58的另一端接地，电感L7的另一端分别与电感C59的一端和电容C60的一端电性连接，电容C59的另一端接地，电容C60的另一端与天线电性连接。