CN209526711U

CN209526711U - 一种捷变频信号发生器

Info

Publication number: CN209526711U
Application number: CN201920507513.XU
Authority: CN
Inventors: 马德科
Original assignee: Chengdu Yi Chuang Technology Co Ltd
Current assignee: Chengdu Yi Chuang Technology Co Ltd
Priority date: 2019-04-15
Filing date: 2019-04-15
Publication date: 2019-10-22
Anticipated expiration: 2029-04-15

Abstract

本实用新型提供了一种捷变频信号发生器，时钟分配模块将所述时钟信号进行功率分配形成多路时钟信号，DDS模块的频率源通过时钟信号作为参考产生一设定频率的信号并输入DDS频率合成器中以产生一设定带宽的中频信号；扩频模块通过时钟信号作为参考以产生多个本振点频信号；混频模块将所述中频信号及所述本振点频信号进行混频，以形成高频的宽带基带信号，开关滤波模块将所述宽带基带信号分成若干频段并进行开关滤波，本实用新型通过DDS模块直接产生可以快速跳频的中频信号，再通过扩频模块产生可以快速跳频的宽带基带信号，从而简化了结构，降低了成本，并且利用开关滤波模块对所述宽带基带信号进行开关滤波，保证输出信号具有优异的杂散性能。

Description

一种捷变频信号发生器

技术领域

本实用新型涉及通信技术领域，尤其涉及一种捷变频信号发生器。

背景技术

信号发生器从某一输出频率转换到另一输出频率的时间称为频率切换时间，捷变频信号发生器可以进行快速频率切换，主要应用于捷变频雷达、跳频通信等电子对抗领域。

捷变频信号发生器的技术方法主要有三种：直接模拟频率合成、间接频率合成、直接数字频率合成法。早期的捷变频信号发生器多采用直接模拟频率合成法，这种技术使用可大量的高稳晶体振荡器，通过混频、倍频、分频、带通滤波等方法，获得所需的最终频率，其显著特点是频率切换速度快、相位噪声低、输出频率高、工作可靠，是比较理想的模拟捷变合成信号发生器，在解决了相位相关性后，估计在电磁环境模拟器中会得到更加广泛的应用，但需要大量的晶体振荡器、混频器、倍频器、分频器和窄带滤波器，造成设备体积庞大、造价高、难以集成，而且杂散信号难以滤除。

实用新型内容

本实用新型的目的在于提供一种捷变频信号发生器，以解决现有的捷变频信号发生器体积庞大、造价高、难以集成，而且杂散信号难以滤除的问题。

为了达到上述目的，本实用新型提供了一种捷变频信号发生器，包括：

时钟分配模块，用于接收一时钟信号，并将所述时钟信号进行功率分配形成多路时钟信号；

DDS模块，与所述时钟分配模块连接，包括频率源及DDS频率合成器，所述频率源通过所述时钟信号作为参考产生一设定频率的信号并输入所述DDS频率合成器中以产生一设定带宽的中频信号；

扩频模块，与所述时钟分配模块连接，通过所述时钟信号作为参考以产生多个本振点频信号；

混频模块，与所述DDS模块及所述扩频模块连接，以将所述中频信号及所述本振点频信号进行混频，以形成宽带基带信号，所述宽带基带信号的频率较所述中频信号的频率高；

开关滤波模块，与所述混频模块连接，以将所述宽带基带信号分成若干频段并进行开关滤波。

可选的，所述时钟分配模块包括n₁…n_i级功分器，每级功分器中设置有i个功分器，每个功分器与前一级功分器的输出及后一级功分器的输入相连，其中，i大于或等于2。

可选的，所述时钟信号的频率为100MHz，所述设定频率为3.5GHz，所述设定带宽为200MHz～700MHz，所述中频信号的步进为5MHz。

可选的，所述扩频模块包括4个锁相本振点源及高速开关，4个所述锁相本振点源分别发出2.8GHz、3.3GHz、3.8GHz及4.3GHz的本振点频信号，所述高速开关切换多个所述本振点频信号与所述混频模块之间的连接，所述混频模块混频后产生3GHz～5GHz的宽带基带信号。

可选的，所述开关滤波模块包括两个高速高隔离开关及位于两个所述高速高隔离开关内的4条滤波通道，每条所述滤波通道中均设置有一带通滤波器，且每条所述滤波通道中的带通滤波器的中心频率不同。

可选的，4条所述滤波通道内的带通滤波器的频段分别为3GHz～3.5GHz、3.5GHz～4GHz、4GHz～4.5GHz及4.5GHz～5GHz。

在本实用新型提供的捷变频信号发生器中，时钟分配模块将所述时钟信号进行功率分配形成多路时钟信号；DDS模块的频率源通过所述时钟信号作为参考产生一设定频率的信号并输入DDS频率合成器中以产生一设定带宽的中频信号；扩频模块通过所述时钟信号作为参考以产生多个本振点频信号；混频模块将所述中频信号及所述本振点频信号进行混频，以形成高频的宽带基带信号，开关滤波模块将所述宽带基带信号分成若干频段并进行开关滤波，本实用新型通过DDS模块直接产生可以快速跳频的中频信号，再通过扩频模块产生可以快速跳频的宽带基带信号，从而简化了结构，降低了成本，并且利用开关滤波模块对所述宽带基带信号进行开关滤波，保证输出信号具有优异的杂散性能。

附图说明

图1为本实用新型实施例提供的捷变频信号发生器的结构示意图；

图2为本实用新型实施例提供的时钟分配模块的结构示意图；

图3-图6为本实用新型实施例提供的频谱变换的示意图；

图7为本实用新型实施例提供的开关滤波模块的结构示意图；

其中，附图标记为：

1-时钟分配模块；2-DDS模块；21-频率源；22-DDS频率合成器；3-扩频模块；31-锁相本振点源；32-高速开关；4-混频模块；5-开关滤波模块；K1-第一高速高隔离开关；K2-第二高速高隔离开关；51-带通滤波器。

具体实施方式

下面将结合示意图对本实用新型的具体实施方式进行更详细的描述。根据下列描述，本实用新型的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本实用新型实施例的目的。

如图1所示，本实施例提供了一种捷变频信号发生器，可以产生从某一输出频率快速切换到另一输出频率，频率范围相对较宽，并且可以用于宽带扩频，包括：

时钟分配模块1，用于接收外部100MHz的时钟信号，并将所述时钟信号进行功率分配形成多路100MHz的时钟信号；

DDS模块2，与所述时钟分配模块1连接，包括频率源21及DDS频率合成器22，所述频率源21通过所述时钟信号作为参考产生一3.5GHz的信号并输入所述DDS频率合成器22中以产生200MHz～700MHz的中频信号，所述中频信号可以实现快速跳频和任意步进的设置；

扩频模块3，与所述时钟分配模块1连接，通过所述时钟信号作为参考以产生多个本振点频信号；

混频模块4，与所述DDS模块2及所述扩频模块3连接，以将所述中频信号及所述本振点频信号进行混频，以将所述中频信号搬移到更高的频率范围，使形成的宽带基带信号的频率较所述中频信号的频率高；

开关滤波模块5，与所述混频模块4连接，以将所述宽带基带信号分成若干频段并进行开关滤波，保证混频后的所述宽带基带信号具有优异的杂散性能。

进一步，如图2所示，所述时钟分配模块1包括n₁…n_i级功分器，每级功分器中设置有i个功分器，每个功分器与前一级功分器的输出及后一级功分器的输入相连，其中，i大于或等于2。本实施例中，所述时钟分配模块1包括n₁、n₂、n₃3级功分器，n₁级功分器具有一个功分器，n₂级功分器具有两个功分器，n₃级功分器具有三个功分器，对所述时钟信号进行三级功分后形成6路100MHz的时钟信号。所述功分器的设计指标如下：

参数	设计指标
		100MHz输入功率	10dBm
功分插损	7dB
		输出参考功率	3dBm

所述扩频模块3包括4个锁相本振点源31及高速开关32，DDS模块2产生200MHz～700MHz的中频信号，频率步进为5MHz，4个所述锁相本振点源31分别发出2.8GHz、3.3GHz、3.8GHz及4.3GHz的本振点频信号并利用高速开关32进行切换，所述本振点频信号与所述中频信号进行混频后产生3GHz～5GHz的宽带基带信号。具体如图3-图6所示，200MHz～700MHz的中频信号与2.8GHz的本振点频信号混频后产生3GHz～3.5GHz的信号，200MHz～700MHz的中频信号与3.3GHz的本振点频信号混频后产生3.5GHz～4GHz的信号，200MHz～700MHz的中频信号与3.8GHz的本振点频信号混频后产生4GHz～4.5GHz的信号，200MHz～700MHz的中频信号与4.3GHz的本振点频信号混频后产生4.5GHz～5GHz的信号。所述扩频模块的设计指标如下：

参数	设计指标
		变频插损	＜15dB
本振输出功率	＞15dBm

如图7所示，所述开关滤波模块5包括第一高速高隔离开关K1、第二高速高隔离开关K2及位于两个所述高速高隔离开关内的4条滤波通道，每条所述滤波通道中均设置有一带通滤波器51以将带外本振和多次交调分量进行滤除，4条所述滤波通道内的带通滤波器51的频段分别为3GHz～3.5GHz、3.5GHz～4GHz、4GHz～4.5GHz及4.5GHz～5GHz。由于DDS模块2产生的中频信号谐波能够满足60dB以上，因此在混频模块4的输入端对中频信号功率进行回退，可以满足中频多次带内交调满足-65dBc，而带外杂散信号主要来自本振泄露杂散，滤波器单级设计在带外200M本振杂散点地方满足35dB抑制，因此开关滤波模块5中的带通滤波器61可以设计两级滤波，从而能够把带外本振杂散抑制设计到70dB。所述开关滤波模块5的设计指标如下：

参数	设计指标
		通带插损	≤12dB
3-3.5GHz带外抑制@2.8G	65dB
		3.5-4GHz带外抑制@3.3G	65dB
4-4.5GHz带外抑制@3.8G	65dB
		4.5-5GHz带外抑制@4.3G	65dB

综上，在本实用新型实施例提供的捷变频信号发生器中，时钟分配模块将所述时钟信号进行功率分配形成多路时钟信号；DDS模块的频率源通过所述时钟信号作为参考产生一设定频率的信号并输入DDS频率合成器中以产生一设定带宽的中频信号；扩频模块通过所述时钟信号作为参考以产生多个本振点频信号；混频模块将所述中频信号及所述本振点频信号进行混频，以形成高频的宽带基带信号，开关滤波模块将所述宽带基带信号分成若干频段并进行开关滤波，本实用新型通过DDS模块直接产生可以快速跳频的中频信号，再通过扩频模块产生可以快速跳频的宽带基带信号，从而简化了结构，降低了成本，并且利用开关滤波模块对所述宽带基带信号进行开关滤波，保证输出信号具有优异的杂散性能。

上述仅为本实用新型的优选实施例而已，并不对本实用新型起到任何限制作用。任何所属技术领域的技术人员，在不脱离本实用新型的技术方案的范围内，对本实用新型揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本实用新型的技术方案的内容，仍属于本实用新型的保护范围之内。

Claims

1.一种捷变频信号发生器，其特征在于，包括：

2.如权利要求1所述的捷变频信号发生器，其特征在于，所述时钟分配模块包括n₁…n_i级功分器，每级功分器中设置有i个功分器，每个功分器与前一级功分器的输出及后一级功分器的输入相连，其中，i大于或等于2。

3.如权利要求2所述的捷变频信号发生器，其特征在于，所述时钟信号的频率为100MHz，所述设定频率为3.5GHz，所述设定带宽为200MHz～700MHz，所述中频信号的步进为5MHz。

4.如权利要求3所述的捷变频信号发生器，其特征在于，所述扩频模块包括4个锁相本振点源及高速开关，4个所述锁相本振点源分别发出2.8GHz、3.3GHz、3.8GHz及4.3GHz的本振点频信号，所述高速开关切换多个所述本振点频信号与所述混频模块之间的连接，所述混频模块混频后产生3GHz～5GHz的宽带基带信号。

5.如权利要求4所述的捷变频信号发生器，其特征在于，所述开关滤波模块包括两个高速高隔离开关及位于两个所述高速高隔离开关内的4条滤波通道，每条所述滤波通道中均设置有一带通滤波器，且每条所述滤波通道中的带通滤波器的中心频率不同。

6.如权利要求5所述的捷变频信号发生器，其特征在于，4条所述滤波通道内的带通滤波器的频段分别为3GHz～3.5GHz、3.5GHz～4GHz、4GHz～4.5GHz及4.5GHz～5GHz。