CN209514641U - 一种射频解码电路及解码设备 - Google Patents

Abstract

本实用新型提供一种射频解码电路及解码设备，射频解码电路用于在时钟信号发生器的作用下给射频线圈提供驱动功率以感应射频源从而产生感应信号并进行解码，且解码的可靠性高。射频解码电路包括第一反向驱动电路、第二反向驱动电路、整流电路、滤波电路、充放电电路以及比较电路，第一反向驱动电路的一端与时钟信号发生器连接、另一端与射频线圈的第一端连接，第二反向驱动电路的一端与时钟信号发生器连接、另一端与射频线圈的第二端连接，整流电路的输入端连接于射频线圈的第二端与第二反向驱动电路之间、输出端与滤波电路的输入端连接，滤波电路的输出端通过充放电电路与比较电路的反相输入端，滤波电路的输出端还与比较电路的同相输入端连接。

Description

一种射频解码电路及解码设备

技术领域

本实用新型涉及电路技术领域，具体而言，涉及一种射频解码电路及解码设备。

背景技术

目前，射频卡及其解码电路广泛应用于日常生活的各个领域，如水表、燃气表、公交、地铁、通勤卡等，具有数据读写速度快，无机械或者光学接触等优点。射频卡是采用射频识别RFID(Radio Frequency Identification)技术，又称无线射频识别，可通过无线电信号识别特定目标并读写相关数据，而无需识别系统与特定目标之间建立机械或光学接触的一种无源数据存储卡，射频解码电路用于将射频卡发送信号进行解码，但是现有的解码电路存在解码可靠性低的问题。

实用新型内容

本实用新型提供一种射频解码电路及解码设备。

本实用新型实施例提供一种射频解码电路，包括第一反向驱动电路、第二反向驱动电路、整流电路、滤波电路、充放电电路以及比较电路；

所述第一反向驱动电路的一端用以与时钟信号发生器连接、另一端与所述射频线圈的第一端连接，所述第二反向驱动电路的一端用以与所述时钟信号发生器连接、另一端与所述射频线圈的第二端连接，所述整流电路的输入端连接于所述射频线圈的第二端与所述第二反向驱动电路之间、输出端与所述滤波电路的输入端连接，所述滤波电路的输出端通过所述充放电电路与所述比较电路的反相输入端，所述滤波电路的输出端还与所述比较电路的同相输入端连接；

所述第一反向驱动电路在接收到所述时钟信号发生器产生的时钟信号时向所述射频线圈的第一端提供第一驱动功率，所述第二反向驱动电路在接收到所述时钟信号发生器产生的时钟信号时向所述射频线圈的第二端提供第二驱动功率；

所述射频线圈在所述第一驱动功率和第二驱动功率的作用下感应射频源以产生感应信号，并将该感应信号传输至所述整流电路进行整流处理，所述整流电路将整流处理后的感应信号传输至所述滤波电路，所述滤波电路对整流后的感应信号进行滤波处理后得到第一信号，所述滤波电路将所述第一信号传输至所述充放电电路，所述充放电电路对所述第一信号进行充放电处理后输入至所述比较电路的反相输入端，以及将所述第一信号传输至所述比较电路的同相输入端，以使所述比较电路根据所述第一信号以及充放电处理后的第一信号得到解码后的信号并通过该比较电路的输出端输出。

可选的，在上述射频解码电路中，所述第一反向驱动电路包括第一反向器、第二反向器、第三反向器以及第一电阻，所述第一反向器的第一端与所述时钟信号发生器连接，所述第二反向器和所述第三反向器并联后的一端与所述第一反向器的第二端连接、另一端通过所述第一电阻与所述射频线圈的第一端连接；

所述第二反向驱动电路包括第四反向器、第五反向器以及第一电容，所述第四反向器与所述第五反向器并联后的一端与所述时钟信号发生器连接、另一端通过所述第一电容与所述射频线圈的第二端连接。

可选的，在上述射频解码电路中，所述整流电路包括二极管，所述二极管的阳极连接于所述第一电容与所述射频线圈的第二端之间、阴极与所述滤波电路的输入端连接。

可选的，在上述射频解码电路中，所述滤波电路包括无源低通滤波电路和有源低通滤波电路，所述无源低通滤波电路的输入端与所述整流电路的输出端连接、输出端与所述有源低通滤波电路的输入端连接，所述有源低通滤波电路的输出端通过所述充放电电路与所述比较电路的反相输入端连接，所述滤波电路的输出端还与所述比较电路的同相输入端连接。

可选的，在上述射频解码电路中，所述无源低通滤波电路包括第二电容、第三电容、第二电阻以及第三电阻，所述第二电容的一端与所述整流电路的输出端连接、另一端接地，所述第二电阻的一端与所述整流电路的输出端连接、另一端接地，所述第三电容与所述第三电阻串联后连接于所述整流电路的输出端与所述有源低通滤波电路的输入端之间。

可选的，在上述射频解码电路中，所述有源低通滤波电路包括第四电阻、第五电阻、第六电阻、第七电阻、第八电阻、第四电容、第五电容、第一运算放大器、第二运算放大器以及电源电路；

所述第一运算放大器的同相输入端与所述电源电路连接、反相输入端通过所述第四电阻与所述无源低通滤波电路的输出端连接，所述第四电容连接于所述第一运算放大器的反相输入端与输出端之间，所述第五电阻的一端与所述第一运算放大器的输出端连接、另一端连接于所述无源低通滤波电路的输出端与所述第四电阻之间；

所述第二运算放大器的同相输入端与所述电源电路连接、反相输入端通过所述第六电阻和第七电阻与所述第一运算放大器的输出端连接，所述第五电容连接于所述第二运算放大器的反相输入端与输出端之间，所述第八电阻的一端与所述第二运算放大器的输出端连接、另一端连接于所述第六电阻与所述第七电阻之间。

可选的，在上述射频解码电路中，所述充放电电路包括第九电阻和第六电容，所述第九电阻的一端与所述滤波电路的输出端连接、另一端与所述比较电路的反相输入端连接，所述第六电容的一端连接于所述第九电阻与所述比较电路的反相输入端之间、另一端接地。

可选的，在上述射频解码电路中，所述比较电路包括第三运算放大器和第十电阻，所述第三运算放大器的同相输入端与所述滤波电路的输出端连接、反相输入端通过充放电电路与滤波电路的输出端连接，所述第十电阻的一端与电源连接、另一端与所述第三运算放大器的输出端连接。

可选的，在上述射频解码电路中，所述比较电路还包括限流电阻，所述限流电阻连接于所述滤波电路的输出端与所述第三运算放大器的同相输入端之间。

本实用新型还提供一种解码设备，包括时钟信号发生器以及上述的射频解码电路，所述射频解码电路与所述时钟信号发生器连接。

本实用新型提供的一种射频解码电路及解码设备，通过第一反向驱动电路、第二反向驱动电路、射频线圈、整流电路、滤波电路、充放电电路以及比较电路的配合设置，以使射频解码电路在时钟信号发生器的作用下给射频解码电路中的射频线圈提供驱动功率，并获得射频线圈感应到的感应信号以及对感应信号进行解码，且对感应信号进行解码得到的解码后的信号的可靠性高。

为使本实用新型的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本实用新型实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本实用新型的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1示出了本实用新型实施例提供的一种射频解码电路的应用框图。

图2示出了本实用新型实施例提供的一种射频解码电路的另一应用框图。

图3示出了本实用新型实施例提供的一种射频解码电路的电路原理图。

图4示出了本实用新型实施例提供的一种滤波电路的电路原理图。

图5示出了本实用新型实施例提供的一种射频解码电路的另一电路原理图。

图6示出了本实用新型实施例提供的一种射频解码电路处理过程中的信号波形图。

图标：100-射频解码电路；110-第一反向驱动电路；120-第二反向驱动电路；130-射频线圈；140-整流电路；150-滤波电路；160-充放电电路；170-比较电路；T1-第一反向器；T2-第二反向器；T3-第三反向器；T4-第四反向器；T5-第五反向器；R1-第一电阻；R2-第二电阻；R3-第三电阻；R4-第四电阻；R5-第五电阻；R6-第六电阻；R7-第七电阻；R8-第八电阻；R9-第九电阻；R10-第十电阻；R11-限流电阻；R12-第一分压电阻；R13-第二分压电阻；A1-第一运算放大器；A2-第二运算放大器；A3-第三运算放大器；D-二极管；C1-第一电容；C2-第二电容；C3-第三电容；C4-第四电容；C5-第五电容；C6-第六电容；C7-第七电容；200-时钟信号发生器；300-射频源。

具体实施方式

发明人经研究发现，在采用FSK、PSK或者NRZ等编解码方式进行解码时，存在可靠性低的情况，此外，在采用上述的解码方式进行解码时，通常会采用专用或者定制的解码芯片，因而存在成本高的问题。基于此，提出一种能够有效提高解码的可靠性以及成本低的解码电路是亟待解决的技术问题。

为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例只是本实用新型的一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本实用新型实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本实用新型的实施例的详细描述并非旨在限制要求保护的本实用新型的范围，而是仅仅表示本实用新型的选定实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。在本实用新型的描述中，术语“第一”、“第二”、“第三”、“第四”等仅用于区分描述，而不能理解为只是或暗示相对重要性。

在本实用新型的描述中，除非另有明确的规定和限定，术语“设置”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。

请结合图1和图2，本实用新型提供一种射频解码电路100，射频解码电路100用于在时钟信号发生器200的作用下给射频线圈130提供驱动功率以感应射频源300以产生感应信号并进行解码，且解码的可靠性高。

其中，所述射频源300可以是射频卡，在一种可实施方式中，所述射频卡可以包括天线、天线接口、控制器以及内存，且天线可以通过天线接口与控制器连接，控制器与内存连接。

在本实施例中，所述射频解码电路100包括第一反向驱动电路110、第二反向驱动电路120、射频线圈130、整流电路140、滤波电路150、充放电电路160以及比较电路170。

所述第一反向驱动电路110的一端用以与时钟信号发生器200连接、另一端与所述射频线圈130的第一端连接，所述第二反向驱动电路120的一端用以与所述时钟信号发生器200连接、另一端与所述射频线圈130的第二端连接，所述整流电路140的输入端连接于所述射频线圈130的第二端与所述第二反向驱动电路120之间、输出端与所述滤波电路150的输入端连接，所述滤波电路150的输出端通过所述充放电电路160与所述比较电路170的反相输入端连接，所述滤波电路150的输出端还与所述比较电路170的同相输入端连接。

在采用所述射频解码电路100进行解码处理时，所述第一反向驱动电路110在接收到所述时钟信号发生器200产生的时钟信号时向所述射频线圈130的第一端提供第一驱动功率，所述第二反向驱动电路120在接收到所述时钟信号发生器200产生的时钟信号时向所述射频线圈130的第二端提供第二驱动功率。

所述射频线圈130在所述第一驱动功率和第二驱动功率的作用下感应射频源300以产生感应信号，并将该感应信号传输至所述整流电路140进行整流处理，所述整流电路140将整流处理后的感应信号传输至所述滤波电路150，所述滤波电路150对整流后的感应信号进行滤波处理后得到第一信号，所述滤波电路150将所述第一信号传输至所述充放电电路160，所述充放电电路160对所述第一信号进行充放电处理后输入至所述比较电路170的反相输入端，以及将所述第一信号传输至所述比较电路170的同相输入端，以使所述比较电路170根据所述第一信号以及充放电处理后的第一信号得到解码后的信号并通过该比较电路170的输出端输出。

通过上述设置，以使射频解码电路100用于在时钟信号发生器200的作用下给射频线圈130提供驱动功率以感应射频源300从而产生感应信号并进行解码，且解码的可靠性高，此外，在采用上述的射频解码电路100进行解码时采用曼彻斯特码，利用包含有同步信号的编码从信号自身提取同步信号来锁定时钟信号发生器200产生的时钟脉冲频率，每位编码中有跳变时，均不存在直流分量，因而具有自同步能力和良好的抗干扰性能。

其中，所述时钟信号发生器200用于给所述射频解码电路100中的第一反向驱动电路110和第二反向驱动电路120提供高频脉冲，并提供驱动功率给射频线圈130。在本实施例中，所述高频脉冲为125KHz。

请参阅图3，具体的，在本实施例中，所述第一反向驱动电路110可以包括第一反向器T1、第二反向器T2、第三反向器T3以及第一电阻R1，所述第一反向器T1的第一端与所述时钟信号发生器200连接，所述第二反向器T2和所述第三反向器T3并联后的一端与所述第一反向器T1的第二端连接、另一端通过所述第一电阻R1与所述射频线圈130的第一端连接。所述第二反向驱动电路120包括第四反向器T4、第五反向器T5以及第一电容C1，所述第四反向器T4与所述第五反向器T5并联后的一端与所述时钟信号发生器200连接、另一端通过所述第一电容C1与所述射频线圈130的第二端连接。

通过采用第一反向驱动电路110，以使时钟信号发生器200产生的125KHz的方波信号经过第一反向器T1和第二反向器T2/第三反向器T3进行两次反向后和上述的方波信号保持相同，同时，通过第二反向器T2与第三反向器T3并联后使得驱动能力翻倍，并经第一电阻R1限流后得到第一驱动功率并输入至所述射频线圈130的第一端，通过采用第二反向驱动电路120，以使第四反向器T4和第五反向器T5并联后驱动能力翻倍，并经第一电容C1后得到第二驱动功率并输入至所述射频线圈130的第二端。通过上述第一反向驱动电路110和第二反向驱动电路120的配合设置，为射频线圈130提供足够的驱动功率，从而使射频线圈130能够感应到射频源300从而产生感应信号。

其中，各所述反向器的型号可以是相同的，也可以是不同的。在本实施例中，各所述反向器的型号相同，且为74HC04型号的反向器。所述第一电阻R1的阻值大小在此不作具体限定，根据实际需求进行设置，所述第一电容C1的电容值大小可以根据实际需求进行设置。

所述整流电路140用于将射频线圈130产生的感应信号进行整流，具体的，在本实施例中，所述整流电路140包括二极管D，所述二极管D的阳极连接于所述第一电容C1与所述射频线圈130的第二端之间、阴极与所述滤波电路150的输入端连接。通过设置所述整流电路140，以实现将所述感应信号转化为直流信号(整流后的感应信号)。

其中，所述二极管D的型号可以是任意的，只要能够产生压降，以进行滤波即可，在本实施例中，所述二极管D的信号可以是LL4148。可以理解，所述整流电路140中的二极管D还可以采用三极管等电子器件进行替代，只要能够产生压降，以将感应信号转化为直流信号(整流后的感应信号)即可。

所述滤波电路150用于对所述整流处理后的感应信号进行滤波，其中，所述滤波电路150包括无源低通滤波电路152和有源低通滤波电路154，所述无源低通滤波电路152的输入端与所述整流电路140的输出端连接、输出端与所述有源低通滤波电路154的输入端连接，所述有源低通滤波电路154的输出端通过所述充放电电路160与所述比较电路170的反相输入端连接，所述滤波电路150的输出端还与所述比较电路170的同相输入端连接。

其中，所述无源低通滤波电路152用于对所述整流后的感应信号进行一次滤波，所述有源低通滤波电路154用于对滤波后的信号进行再次滤波以得到第一信号。

请结合图4，具体的，在本实施例中，所述无源低通滤波电路152包括第二电容C2、第三电容C3、第二电阻R2以及第三电阻R3，所述第二电容C2的一端与所述整流电路140的输出端连接、另一端接地，所述第二电阻R2的一端与所述整流电路140的输出端连接、另一端接地，所述第三电容C3与所述第三电阻R3串联后连接于所述整流电路140的输出端与所述有源低通滤波电路154的输入端之间。

其中，所述第二电容C2的电容值可以是，但不限于1000pF、1500pF或者2000pF，在此不作具体限定，在本实施例中，所述第二电容C2的电容值可以是1500pF。所述第三电容C3的电容值可以根据实际需求进行设置即可，在此不作具体限定。所述第二电阻R2和第三电阻R3的阻值大小可以是任意的，在此不作具体限定。

所述有源低通滤波电路154可以包括第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第四电容C4、第五电容C5、第一运算放大器A1、第二运算放大器A2以及电源电路。所述第一运算放大器A1的同相输入端与所述电源电路连接、反相输入端通过所述第四电阻R4与所述无源低通滤波电路152的输出端连接，所述第四电容C4连接于所述第一运算放大器A1的反相输入端与输出端之间，所述第五电阻R5的一端与所述第一运算放大器A1的输出端连接、另一端连接于所述无源低通滤波电路152的输出端与所述第四电阻R4之间。所述第二运算放大器A2的同相输入端与所述电源电路连接、反相输入端通过所述第六电阻R6和第七电阻R7与所述第一运算放大器A1的输出端连接，所述第五电容C5连接于所述第二运算放大器A2的反相输入端与输出端之间，所述第八电阻R8的一端与所述第二运算放大器A2的输出端连接、另一端连接于所述第六电阻R6与所述第七电阻R7之间。

所述第一运算放大器A1和第二运算放大器A2的型号可以是相同的，在本实施例中，第一运算放大器A1和第二运算放大器A2的型号为LT052，所述第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7以及第八电阻R8的阻值大小可以是任意的，在此不作具体限定，根据实际需求进行设置即可。所述第四电容C4和第五电容C5的电容值大小可以是任意的，根据实际需求进行设置即可。

需要明的是，在本实施例中，所述电源电路包括第一分压电阻R12、第二分压电阻R13以及第七电容C7，所述第一分压电阻R12与所述第二分压电阻R13串联后，一端与地连接，另一端与电源连接，所述第七电容C7的一端连接于第一分压电阻R12与第二分压电阻R13之间，另一端接地，所述第一运算放大器A1同相输入端和第二运算放大器A2的同相输入端分别连接于所述第一分压电阻R12之间与第二分压电阻R13之间。

其中，所述第一分压电阻R12的阻值大小和第二分压电阻R13的阻值大小可以根据实际需求进行设置，在此不作具体限定。

请结合图5，在本实施例中，所述充放电电路160包括第九电阻R9和第六电容C6，所述第九电阻R9的一端与所述滤波电路150的输出端连接、另一端与所述比较电路170的反相输入端连接，所述第六电容C6的一端连接于所述第九电阻R9与所述比较电路170的反相输入端之间、另一端接地。

通过设置所述充放电电路160，以在所述滤波电路150通过所述阻容充放电电路160向所述比较电路170的反相输入端发送充放电处理后的第一信号时，当第一信号由高电平信号切换至低电平信号时，由于所述第六电容C6的放电效果，使得经充放电电路160输出的处理后第一信号的波形呈现指数规律缓慢下降，当第一信号由低电平切换至高电平时，由于第六电容C6的充电效果，波形呈现指数规律缓慢上升。

所述比较电路170包括第三运算放大器A3和第十电阻R10，所述第三运算放大器A3的同相输入端与所述滤波电路150的输出端连接、反相输入端通过充放电电路160与滤波电路150的输出端连接，所述第十电阻R10的一端与电源连接、另一端与所述第三运算放大器A3的输出端连接。

所述第三运算放大器A3在接收到所述滤波电路150输出至第三运算放大器A3的同相输入端的第一信号，以及接收到所述滤波电路150通过所述充放电电路160进行充放电处理后的第一信号时，进行比较处理后通过输出端输出，且通过输出端输出的电平信号的电压值在电源的作用下被上拉至能够进行信号处理时所需的电平信号(解码后的信号)，此时比较电路170的输出端输出解码后的信号的电平为0-Vcc。

通过采用上述的射频解码电路100，以能够获得如图6所示的解码后的波形图，并在解码过程中采用了曼彻斯特码，因而具有自同步能力和良好的抗干扰性能。此外，根据上述描述及根据射频解码电路100的电路原理图可知，本申请还实现了采用分离元件，且成本极低，并能够有效保障解码的可靠性高。

在上述基础上，本实用新型还提供一种解码设备，所述解码设备包括时钟信号发生器200以及上述的射频解码电路100，所述射频解码电路100与所述时钟信号发生器200连接。

由于所述解码设备包括所述射频解码电路100，因此所述解码设备具有所述射频解码电路100相同或相应的特征，在此不做一一赘述。

综上，本实用新型实施例提供的一种射频解码电路100及解码设备，通过第一反向驱动电路110、第二反向驱动电路120、整流电路140、滤波电路150、充放电电路160以及比较电路170的配合设置，以使射频解码电路100在时钟信号发生器200的作用下给射频解码电路100中的射频线圈130提供驱动功率，并获得射频线圈130感应到的感应信号以及对感应信号进行解码，且解码过程中具有自同步能力和良好的抗干扰性能，因此解码的可靠性高。

显然，本领域的技术人员应该明白，上述的本实用新型实施例的功能可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的现有程序代码或算法来实现，从而，可以将它们存储在存储装置中由计算装置来执行，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本实用新型的功能实现不限制于任何特定的硬件和软件结合。

以上所述仅为本实用新型的优选实施例而已，并不用于限制本实用新型，对于本领域的技术人员来说，本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (10)

1.一种射频解码电路，其特征在于，包括第一反向驱动电路、第二反向驱动电路、射频线圈、整流电路、滤波电路、充放电电路以及比较电路；

所述第一反向驱动电路的一端用以与时钟信号发生器连接、另一端与所述射频线圈的第一端连接，所述第二反向驱动电路的一端用以与所述时钟信号发生器连接、另一端与所述射频线圈的第二端连接，所述整流电路的输入端连接于所述射频线圈的第二端与所述第二反向驱动电路之间、输出端与所述滤波电路的输入端连接，所述滤波电路的输出端通过所述充放电电路与所述比较电路的反相输入端连接，所述滤波电路的输出端还与所述比较电路的同相输入端连接；

所述第一反向驱动电路在接收到所述时钟信号发生器产生的时钟信号时向所述射频线圈的第一端提供第一驱动功率，所述第二反向驱动电路在接收到所述时钟信号发生器产生的时钟信号时向所述射频线圈的第二端提供第二驱动功率；

所述射频线圈在所述第一驱动功率和第二驱动功率的作用下感应射频源以产生感应信号，并将该感应信号传输至所述整流电路进行整流处理，所述整流电路将整流处理后的感应信号传输至所述滤波电路，所述滤波电路对整流后的感应信号进行滤波处理后得到第一信号，所述滤波电路将所述第一信号传输至所述充放电电路，所述充放电电路对所述第一信号进行充放电处理后输入至所述比较电路的反相输入端，以及将所述第一信号传输至所述比较电路的同相输入端，以使所述比较电路根据所述第一信号以及充放电处理后的第一信号得到解码后的信号并通过该比较电路的输出端输出。

2.根据权利要求1所述的射频解码电路，其特征在于，所述第一反向驱动电路包括第一反向器、第二反向器、第三反向器以及第一电阻，所述第一反向器的第一端与所述时钟信号发生器连接，所述第二反向器和所述第三反向器并联后的一端与所述第一反向器的第二端连接、另一端通过所述第一电阻与所述射频线圈的第一端连接；

所述第二反向驱动电路包括第四反向器、第五反向器以及第一电容，所述第四反向器与所述第五反向器并联后的一端与所述时钟信号发生器连接、另一端通过所述第一电容与所述射频线圈的第二端连接。

3.根据权利要求2所述的射频解码电路，其特征在于，所述整流电路包括二极管，所述二极管的阳极连接于所述第一电容与所述射频线圈的第二端之间、阴极与所述滤波电路的输入端连接。

4.根据权利要求1所述的射频解码电路，其特征在于，所述滤波电路包括无源低通滤波电路和有源低通滤波电路，所述无源低通滤波电路的输入端与所述整流电路的输出端连接、输出端与所述有源低通滤波电路的输入端连接，所述有源低通滤波电路的输出端通过所述充放电电路与所述比较电路的反相输入端连接，所述滤波电路的输出端还与所述比较电路的同相输入端连接。

5.根据权利要求4所述的射频解码电路，其特征在于，所述无源低通滤波电路包括第二电容、第三电容、第二电阻以及第三电阻，所述第二电容的一端与所述整流电路的输出端连接、另一端接地，所述第二电阻的一端与所述整流电路的输出端连接、另一端接地，所述第三电容与所述第三电阻串联后连接于所述整流电路的输出端与所述有源低通滤波电路的输入端之间。

6.根据权利要求4所述的射频解码电路，其特征在于，所述有源低通滤波电路包括第四电阻、第五电阻、第六电阻、第七电阻、第八电阻、第四电容、第五电容、第一运算放大器、第二运算放大器以及电源电路；

所述第一运算放大器的同相输入端与所述电源电路连接、反相输入端通过所述第四电阻与所述无源低通滤波电路的输出端连接，所述第四电容连接于所述第一运算放大器的反相输入端与输出端之间，所述第五电阻的一端与所述第一运算放大器的输出端连接、另一端连接于所述无源低通滤波电路的输出端与所述第四电阻之间；

所述第二运算放大器的同相输入端与所述电源电路连接、反相输入端通过所述第六电阻和第七电阻与所述第一运算放大器的输出端连接，所述第五电容连接于所述第二运算放大器的反相输入端与输出端之间，所述第八电阻的一端与所述第二运算放大器的输出端连接、另一端连接于所述第六电阻与所述第七电阻之间。

7.根据权利要求1所述的射频解码电路，其特征在于，所述充放电电路包括第九电阻和第六电容，所述第九电阻的一端与所述滤波电路的输出端连接、另一端与所述比较电路的反相输入端连接，所述第六电容的一端连接于所述第九电阻与所述比较电路的反相输入端之间、另一端接地。

8.根据权利要求1所述的射频解码电路，其特征在于，所述比较电路包括第三运算放大器和第十电阻，所述第三运算放大器的同相输入端与所述滤波电路的输出端连接、反相输入端通过充放电电路与滤波电路的输出端连接，所述第十电阻的一端与电源连接、另一端与所述第三运算放大器的输出端连接。

9.根据权利要求8所述的射频解码电路，其特征在于，所述比较电路还包括限流电阻，所述限流电阻连接于所述滤波电路的输出端与所述第三运算放大器的同相输入端之间。

10.一种解码设备，其特征在于，包括时钟信号发生器以及权利要求1-9任意一项所述的射频解码电路，所述射频解码电路与所述时钟信号发生器连接。