CN209448649U - 一种抗干扰延迟启动控制电路及系统 - Google Patents

Abstract

本实用新型公开了一种抗干扰延迟启动控制电路及系统，其通过设置有主控模块输出两路控制信号并通过设置有抗干扰延迟模块对主控模块输出的两路控制信号受到干扰的情况下保证开关控制模块的关断状态或延迟开关控制模块的导通时间，从而解决了存在干扰情况下使得电路误启动和/或电路启动延迟时间无法精确控制的技术问题。

Description

一种抗干扰延迟启动控制电路及系统

技术领域

本实用新型涉及电子电路设计技术领域，尤其是涉及一种抗干扰延迟启动控制电路及系统。

背景技术

由于科技的不断发展，电磁干扰问题在仪器设备使用的各种场景中都存在，为此，需要对重要或容易产生危险后果的仪器设备设置抗干扰和延迟功能的启动电路来对加强对设备的控制。

现有技术中，一般的控制系统，采用单信号控制开关电路的导通和关断，在芯片上电或复位时，或在外部有强干扰信号时，在单片机输出控制信号不确定时，使开关电路的导通和关断处于不确定的情况；而一般的延迟控制电路，采用控制管基极或开关管栅极加电容。电容的充电电流无法控制到很小，电容一般采用大容量的电解电容。电解电容的体积比较大，而且容量大后规格型号相对减少，延迟时间无法精确控制。

因此如何解决上述如何处理存在干扰情况下使得开关电路误启动和/或开关电路启动延迟时间无法精确的技术问题，成为本领域技术人员急需解决的技术问题。

实用新型内容

本实用新型旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本实用新型的一个目的是提供一种可抗强干扰、精确控制延迟时间的抗干扰延迟启动控制电路。

为此，本实用新型的第二个目的是提供一种可抗强干扰、精确控制延迟时间的抗干扰延迟启动控制系统。

本实用新型所采用的技术方案是：

第一方面，本实用新型提供一种抗干扰延迟启动控制电路，其包括：主控模块、抗干扰延迟模块和开关控制模块；其中，所述主控模块包括第一输出端和第二输出端，所述主控模块的第一输出端和第二输出端分别与所述抗干扰延迟模块的输入端连接，所述抗干扰延迟模块的输出端与所述开关控制模块的输入端连接。

进一步地，所述抗干扰延迟模块包括：第一开关管、第二开关管和第一储能元件；所述主控模块的第一输出端分别与所述第二开关管的负输出端、所述开关控制模块的输入端连接，所述第二开关管的控制端分别与所述第一储能元件的一端、所述第一开关管的正输出端连接，所诉主控模块的第二输出端与所述第一开关管的控制端连接，所述第一开关管的负输出端分别与所述第一储能元件的另一端、所述开关控制模块的输入端连接后共地。

进一步地，所述开关控制模块包括第三开关管；所述开关控制模块的输入端为所述第三开关管的控制端，所述主控模块的第一输出端与所述第三开关管的控制端连接，所述第三开关管的负输出端接地，所述第三开关管的正输出端与外部设备连接。

进一步地，所述第一开关管为第一NPN三极管，所述第二开关管为第一PNP三极管，所述第三开关管为第一NMOS管，所述第一储能元件为第一电容；所述第一开关管的控制端为所述第一NPN三极管的基极，所述第一开关管的正输出端为所述第一NPN三极管的集电极，所述第一开关管的负输出端为所述第一NPN三极管的发射极，所述第二开关管的控制端为所述第一PNP三极管的基极，所述第二开关管的负输出端为所述第一PNP三极管的发射极，所述第二开关管的正输出端为所述第一PNP三极管的集电极，所述第三开关管的控制端为所述第一NMOS管的栅极，所述第三开关管的负输出端为第一NMOS管的源极，所述第三开关管的正输出端为所述第一NMOS管的漏极。

进一步地，所述抗干扰延迟启动控制电路在未启动状态所述主控模块的第一输出端输出低电平信号且所述主控模块的第二输出端输出高电平信号；所述抗干扰延迟启动控制电路在启动状态所述主控模块的第一输出端输出高电平信号且所述主控模块的第二输出端输出低电平信号。

第二方面，本实用新型提供一种抗干扰延迟启动控制系统，其包括所述的抗干扰延迟启动控制电路、触发启动模块和负载设备；所述触发启动模块用于接收外部控制指令并传输至所述抗干扰延迟启动控制电路，所述抗干扰延迟启动控制电路对所述外部控制指令进行延迟处理后控制所述负载设备的工作。

进一步地，所述抗干扰延迟启动控制电路的开关控制模块的输出端与所述负载设备连接，所述负载设备接入电源以对所述负载设备供电。

本实用新型的有益效果是：

本实用新型中一种抗干扰延迟启动控制电路，通过设置有主控模块输出两路控制信号并通过设置有抗干扰延迟模块对主控模块输出的两路控制信号受到干扰的情况下保证开关控制模块的关断状态或延迟开关控制模块的导通时间，从而解决了存在干扰情况下使得电路误启动和/或电路启动延迟时间无法精确控制的技术问题，提供一种可抗强干扰、精确控制延迟时间的抗干扰延迟启动控制电路。

附图说明

图1是本实用新型中一种抗干扰延迟启动控制系统的一具体实施例模块框图；

图2是本实用新型中一种抗干扰延迟启动控制电路与负载设备连接的一具体实施例电路图。

具体实施方式

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

如图1所示，本实用新型实施例提供了一种抗干扰延迟启动控制系统，其包括触发启动模块、抗干扰延迟启动控制电路和负载设备；其中，触发启动模块用于接收外界触发控制指令以控制负载设备工作，抗干扰延迟启动控制电路包括主控模块、抗干扰延迟模块和开关控制模块，主控模块用于接收触发启动模块传递来的控制指令，并根据该控制指令发送控制信号至抗干扰延迟模块，抗干扰控制模块根据接收的控制信号来控制开关控制模块的延迟导通时间或关断，最后再由开关控制模块来控制负载设备的工作状态。由此，通过抗干扰延迟模块对主控模块输出的两路控制信号受到干扰的情况下保证开关控制模块的关断状态或精确控制开关控制模块的导通延迟时间。

本实用新型实施例中主控模块包括单片机；抗干扰延迟模块包括第一开关管、第二开关管和第一储能元件；开关控制模块包括第三开关管；其中，第一开关管为第一NPN三极管，第二开关管为第一PNP三极管，第三开关管为第一NMOS管，第一NPN三极管的基极、第一PNP三极管的基极和第一NMOS管的栅极为控制端，第一NPN三极管的发射极、第一 PNP三极管的发射极和第一NMOS管的源极为负输出端，第一NPN三极管的集电极、第一 PNP三极管的集电极和第一NMOS管的漏极为正输出端。具体的，参照图2，本实施例中抗干扰延迟模块包括第一电阻R1、第二电阻R2、第三电阻R3、第一NPN三极管Q1、第一 PNP三极管Q2和第一电容C1；开关控制模块为第一NMOS管Q3；负载设备为第四电阻 RL及与第四电阻RL的一端连接的外接12V电源。其中，单片机的第一输出端CON与第二电阻R2的一端连接，第二电阻R2的另一端分别与第一PNP三极管Q2的发射极、第三电阻R3的一端、第一NMOS管的栅极连接，单片机的第二输出端CLAMP与第一电阻R1的一端连接，第一电阻R1的另一端与第一NPN三极管Q1的基极连接，第一NPN三极管Q1 的集电极分别与第一电容C1的一端、第一PNP三级管Q2的基极连接，第一NPN三极管 Q1的发射极分别与第一电容C1的另一端、第一PNP三级管Q2的集电极、第三电阻R3的另一端连接后共地，第一NMOS管Q3的源极接地，第一NMOS管Q3的漏极与第四电阻 RL的一端连接。

以下通过几种干扰情况来说明本实用新型中抗干扰延迟启动系统的工作原理：

1、在默认状态下，单片机的第一输出端CON输出低电平信号，单片机的第二输出端CLAMP输出高电平信号，使得第一NPN三极管Q1导通，则第一电容C1和第一PNP三极管Q2的基极被拉低为低电平；若此时第一PNP三极管Q2的发射极存在高电压，则第一PNP 三极管Q2导通，将第一NMOS管的栅极拉低为低电平，使得第一NMOS管Q3处于截止状态，第四电阻RL(即负载设备)不工作。在触发启动模块传递启动信号至单片机后，单片机的第一输出端CON输出高电平信号，同时第二输出端CLAMP输出低电平信号，使得第一NPN三极管Q1截止，第一电容C1和第一PNP三极管Q2的基极保持为低电平，则此时第一PNP二极管Q2导通，第一NMOS管Q3的栅极拉低为低电平(约0.7V)，第一PNP 三极管Q2截止，第一PNP三极管Q2重复导通截止状态(可理解为第一PNP三极管Q2一直处于微导通状态)，第一NMOS管Q3的栅极电压跟随第一PNP三极管Q2的基极电压缓慢上升(压差约0.7V)，第一电容C1通过第一PNP三极管Q2的BE结微导通进行充电，第一PNP三极管Q2的基极电压上升至小于单片机的第一输出端CON输出的高电平减0.7V时，第一PNP三级管Q2截止，第一NMOS管Q3的栅极变为高电平，则第一NMOS管Q3导通，使得第四电阻RL(即负载设备)工作。

2、存在外部干扰使得默认状态下单片机第一输出端CON输出高电平(此时单片机第二输出端CLAMP仍然输出高电平)，则此时第一NPN二极管Q1和第一PNP二极管Q2均处于导通状态，第一NPN二极管Q1导通使得第一电容C1和第一PNP三极管Q2的基极被拉低为低电平，第一PNP二极管Q2导通使得第一NMOS管Q3的栅极拉低为低电平，此时第一NMOS管Q3截止，第四电阻RL不工作，起到了很好的抗干扰作用。

3、当单片机上电或复位时，单片机的第一输出端CON和第二输出端CLAMP默认输出情况同为高电平或同为低电平，输出同为高电平时如上述第一种情形；同为低电平时，第一NPN三极管Q1、第一PNP三级管Q2均处于截止状态，则第一NMOS管Q3也处于截止状态从而第四电阻RL不工作，存在外部干扰使得单片机的第二输出端CLAMP输出低电平(此时单片机的第一输出端CON输出为低电平)的情形与单片机上电或复位使得两个输出端均输出低电平的情形一致，均使得第一NPN三极管Q1、第一PNP三级管、第一NMOS管Q3 处于截止状态，第四电阻RL不工作。起到了很好的抗干扰作用。

4、当存在外部强干扰使得单片机的第一输出端CON为高电平，单片机的第二输出端CLAMP为低电平时，第一NPN三极管Q1截止，第一PNP三极管Q2导通并将第一NMOS 管Q3的栅极拉低为低电平，第一PNP三极管Q2导通后对第一电容C1进行充电，由于第一PNP三极管Q2实际为微导通状态，对第一电容C1的充电电流很小，因此需要对第一电容C1进行较长时间的充电才使其电压值达到第一PNP三极管Q2的发射极的电压减去0.7V 后的电压值，此时第一NMOS管Q3的栅极电压才会变为高电平后导通致使第四电阻RL工作，而通过设置第一电容C1的大小可精确控制延迟第一NMOS管Q3的导通时间，从而使得第四电阻RL的工作时间也延迟，通过多次的实验：当第一电容C1的容量为1uF时，即可将电路延迟100ms以上，能够以小容量的电容实现长时间的延迟需求，因此可通过实际的需求设置不同容量的电容来延迟系统的启动时间(即负载设备RL的启动工作时间)。

综上所述，本实施例中提供的一种抗干扰延迟启动控制系统其能够在外部存在强干扰的情况下能够使负载设备不会被误启动或是通过设置第一电容C1以小容量的电容来实现长时间延迟且精确控制系统启动时间，再通过延迟系统启动时间则可给单片机重新上电或复位恢复抗干扰延迟启动控制系统的默认工作状态，使得负载设备不会由于延迟时间过短导致单片机重新上电或复位未成功的过程中误启动，对整个抗干扰延迟启动控制系统起到了可抗强干扰、精确控制延迟时间的作用。

此外，本实用新型实施例中还提供一种抗干扰延迟启动控制电路，参照图1，其包括主控模块、抗干扰延迟模块和开关控制模块；其中，所述主控模块包括第一输出端和第二输出端，所述主控模块的第一输出端和第二输出端分别与所述抗干扰延迟模块的输入端连接，所述抗干扰延迟模块的输出端与所述开关控制模块的输入端连接，所述开关控制模块的输出端用于与外部负载设备连接。

本实用新型的一种抗干扰延迟启动控制电路与上述的抗干扰延迟启动控制系统实现的过程原理及带来的有益效果可相互参照对应，在此不做过多赘述。

以上是对本实用新型的较佳实施进行了具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本实用新型精神的前提下还可做出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

Claims (7)

1.一种抗干扰延迟启动控制电路，其特征在于，包括：主控模块、抗干扰延迟模块和开关控制模块；所述主控模块包括第一输出端和第二输出端，所述主控模块的第一输出端和第二输出端分别与所述抗干扰延迟模块的输入端连接，所述抗干扰延迟模块的输出端与所述开关控制模块的输入端连接。

2.根据权利要求1所述的抗干扰延迟启动控制电路，其特征在于，所述抗干扰延迟模块包括：第一开关管、第二开关管和第一储能元件；所述主控模块的第一输出端分别与所述第二开关管的负输出端、所述开关控制模块的输入端连接，所述第二开关管的控制端分别与所述第一储能元件的一端、所述第一开关管的正输出端连接，所诉主控模块的第二输出端与所述第一开关管的控制端连接，所述第一开关管的负输出端分别与所述第一储能元件的另一端、所述开关控制模块的输入端连接后共地。

3.根据权利要求2所述的抗干扰延迟启动控制电路，其特征在于，所述开关控制模块包括第三开关管；所述开关控制模块的输入端为所述第三开关管的控制端，所述主控模块的第一输出端与所述第三开关管的控制端连接，所述第三开关管的负输出端接地，所述第三开关管的正输出端与外部设备连接。

4.根据权利要求3所述的抗干扰延迟启动控制电路，其特征在于，所述第一开关管为第一NPN三极管，所述第二开关管为第一PNP三极管，所述第三开关管为第一NMOS管，所述第一储能元件为第一电容；所述第一开关管的控制端为所述第一NPN三极管的基极，所述第一开关管的正输出端为所述第一NPN三极管的集电极，所述第一开关管的负输出端为所述第一NPN三极管的发射极，所述第二开关管的控制端为所述第一PNP三极管的基极，所述第二开关管的负输出端为所述第一PNP三极管的发射极，所述第二开关管的正输出端为所述第一PNP三极管的集电极，所述第三开关管的控制端为所述第一NMOS管的栅极，所述第三开关管的负输出端为第一NMOS管的源极，所述第三开关管的正输出端为所述第一NMOS管的漏极。

5.根据权利要求1至4任一项所述的抗干扰延迟启动控制电路，其特征在于，所述抗干扰延迟启动控制电路在未启动状态所述主控模块的第一输出端输出低电平信号且所述主控模块的第二输出端输出高电平信号；所述抗干扰延迟启动控制电路在启动状态所述主控模块的第一输出端输出高电平信号且所述主控模块的第二输出端输出低电平信号。

6.一种抗干扰延迟启动控制系统，其特征在于，包括如权利要求1至5任一项所述的抗干扰延迟启动控制电路、触发启动模块和负载设备；所述触发启动模块用于接收外部控制指令并传输至所述抗干扰延迟启动控制电路，所述抗干扰延迟启动控制电路对所述外部控制指令进行延迟处理后控制所述负载设备的工作。

7.根据权利要求6所述的抗干扰延迟启动控制系统，其特征在于，所述抗干扰延迟启动控制电路的开关控制模块的输出端与所述负载设备连接，所述负载设备接入电源以对所述负载设备供电。