CN209417141U - 用于检测供电电源中的毛刺的电路 - Google Patents

Abstract

本公开涉及用于检测供电电源中的毛刺的电路。提供了DC电压毛刺检测电路，其中检测阈值是该DC电压的函数。

Description

用于检测供电电源中的毛刺的电路

技术领域

本公开总体涉及电子电路，并且更特别地涉及DC电压的毛刺(glitch)的检测。

背景技术

电路的DC电压(特别是它的供电电源电压)的毛刺可以引起电路的故障。特别地，当电路包括机密数据时，可以由试图访问机密数据的盗印者有意地引起毛刺。

为了防止由它们的供电电源电压上的毛刺导致的电路故障，某些电路配备有对抗措施。

实用新型内容

因此，一个实施例克服DC电压(特别是供电电源电压)的毛刺的现有检测电路的至少某些缺点。

在第一方面，提供了一种用于检测供电电源中的毛刺的电路，所述电路包括检测电路，所述检测电路被配置为当所述供电电源的DC电源电压中的所述毛刺的幅度超过检测阈值时，检测所述供电电源的DC电源电压中的所述毛刺，其中所述检测阈值是所述DC电源电压的函数。

根据一个实施例，所述检测阈值与滤波电压成比例地变化，所述滤波电压是通过对所述DC电源电压进行低通滤波获得的。

根据一个实施例，第一电流决定所述检测阈值，所述第一电流与通过滤波所获得的所述滤波电压成比例地变化。

根据一个实施例，电路进一步包括低通滤波器，所述低通滤波器被配置为供应所述滤波电压，所述低通滤波器被耦合在提供所述DC电源电压的所述供电电源的第一端子和第二端子之间。

在第二方面，提供了一种用于检测供电电源中的毛刺的电路，所述电路包括：第一低通滤波器，被配置为供应滤波电压，所述第一低通滤波器被耦合在提供DC电源电压的所述供电电源的第一端子和第二端子之间；检测电路，被耦合到所述第一低通滤波器，并且被配置为当所述供电电源的DC电源电压中的所述毛刺的振幅超过检测阈值时，检测所述DC电源电压中的所述毛刺，所述检测阈值与所述滤波电压成比例地变化。其中所述检测电路包括：第一支路，包括第一晶体管和第一电流源；以及第二支路，包括第一电阻器、与所述第一晶体管镜像组装的第二晶体管、以及供应第一电流的第二电流源，所述第一电流与所述滤波电压成比例地变化。

根据一个实施例，电路进一步包括：第三晶体管，所述第二电流源包括与所述第三晶体管镜像组装的第四晶体管；以及控制电路，被配置为向所述第三晶体管供应第二电流，所述第二电流与所述滤波电压成比例地变化。

根据一个实施例，所述第一电流源包括与所述第三晶体管镜像组装的第五晶体管。

根据一个实施例，所述控制电路包括第二电阻器，并且进一步被配置为将所述滤波电压施加在所述第二电阻器的两端，所述第二电流与流过所述第二电阻器的第三电流成比例地变化。

根据一个实施例，所述控制电路包括：第六晶体管，在所述第一端子和所述第二端子之间与所述第三晶体管串联连接；以及第七晶体管，在所述第一端子和所述第二端子之间与所述第二电阻器串联，所述第七晶体管的控制端子被耦合到所述第六晶体管的控制端子。

根据一个实施例，所述控制电路包括运算放大器，所述运算放大器具有连接到所述第一低通滤波器的输出的第一输入，具有连接到所述第七晶体管和所述第二电阻器的接合点的第二输入，并且具有连接到所述第六晶体管的控制端子和所述第七晶体管的控制端子的输出。

根据一个实施例，所述放大器的所述第一输入是反相输入，并且所述放大器的所述第二输入是非反相输入。

根据一个实施例，电路进一步包括第二低通滤波器，所述第二低通滤波器连接到所述第一晶体管和所述第二晶体管中的每个晶体管的控制端子。

根据一个实施例，电路进一步包括第二低通滤波器，所述第二低通滤波器将所述第一端子耦合到所述第一电阻器。

根据一个实施例，所述第二低通滤波器包括：与所述第一电阻器并联的附加电容器、以及与所述附加电容器和所述第一电阻器串联的第二电阻器。

根据一个实施例，所述第二低通滤波器确定通过所述电路可检测的所述毛刺的最小频率。

根据一个实施例，对于负毛刺，当所述毛刺的频率大于所述第二低通滤波器的截止频率、并且所述毛刺的所述振幅大于所述检测阈值时，所述第二晶体管被配置为从第一导通状态变为第二导通状态。

根据一个实施例，对于正毛刺，当所述毛刺的频率大于所述第一低通滤波器的截止频率、并且所述毛刺的所述振幅大于所述检测阈值时，所述第二晶体管被配置为从第一导通状态变为第二导通状态。

根据一个实施例，电路进一步包括被耦合在所述第一晶体管的栅极和所述第二晶体管的栅极之间的附加电阻器。

根据一个实施例，电路进一步包括在所述第一晶体管的栅极和源极之间的附加电容器。

根据一个实施例，所述第一晶体管和所述第二晶体管是MOS晶体管或者双极晶体管。

根据一个实施例，所述电路被配置为跨包括1.62V到5.5V的整个供电电源范围来检测所述毛刺。

一个实施例提供用于检测DC电压的毛刺的电路，其中检测阈值是所述DC电压的函数。

根据一个实施例，阈值与通过对所述DC电压进行低通滤波所获得的电压成比例地变化。

根据一个实施例，第一电流决定检测阈值，该第一电流与通过滤波所获得的所述电压成比例地变化。

根据一个实施例，检测电路包括在施加所述DC电压的第一端子和第二端子之间的低通滤波器，该低通滤波器被配置为供应通过滤波所获得的所述电压。

根据一个实施例，检测电路进一步包括在第一端子和第二端子之间串联的以下项：第一支路，包括第一晶体管和第一电流源；第二支路，包括电阻元件、与第一晶体管镜像组装的第二晶体管、以及供应第一电流的第二电流源。

根据一个实施例，检测电路进一步包括：第三晶体管，第二电流源包括与第三晶体管镜像组装的第四晶体管；以及控制电路，被配置为向第三晶体管供应第二电流，第二电流与通过滤波获得的所述电压成比例地变化。

根据一个实施例，第一电流源包括与第三晶体管镜像组装的第五晶体管。

根据一个实施例，控制电路包括另一电阻元件，并且进一步被配置为将通过滤波获得的所述电压施加在所述另一电阻元件的两端，第二电流与流过所述另一电阻元件的第三电流成比例地变化。

根据一个实施例，控制电路包括：第六晶体管，在第一端子和第二端子之间与第三晶体管串联；以及第七晶体管，在第一端子和第二端子之间与所述另一电阻元件串联，第七晶体管的控制端子被耦合到第六晶体管的控制端子。

根据一个实施例，控制电路包括运算放大器，该运算放大器具有连接到低通滤波器的输出的第一输入，具有连接到第七晶体管和所述另一电阻元件的接合点的第二输入，并且具有连接到第六晶体管的控制端子和第七晶体管的控制端子的输出。

根据一个实施例，放大器的第一输入是反相输入，并且放大器的第二输入是非反相输入。

根据一个实施例，检测电路包括另一低通滤波器，该另一低通滤波器连接到第一晶体管和第二晶体管中的每个晶体管的控制端子。

根据一个实施例，检测电路包括另一低通滤波器，该另一低通滤波器将第一端子耦合到所述电阻元件。

根据一个实施例，晶体管是MOS晶体管。

根据一个实施例，晶体管是双极晶体管。

优点取自于检测阈值与通过对电压VCC进行低通滤波获得的电压V0成比例的事实。

前述和其它特征和优点将在与附图有关的具体实施例的以下非限制性描述中详细讨论。

附图说明

图1示出用于检测DC电压的正毛刺的电路的一个实施例；

图2示出用于检测DC电压的负毛刺的电路的一个实施例；以及

图3示出用于检测DC电压的正毛刺和负毛刺的电路的一个实施例。

具体实施方式

在各种附图中相同的元件已用相同的参考标号指定，进一步地，各种附图未按比例。为清楚起见，仅示出并详述了对描述的实施例的理解有用的那些步骤和元件。特别地，没有描述其中可以提供毛刺检测电路的电子电路，所描述的实施例与这种电子电路的通常的操作兼容。进一步地，没有描述在DC电压毛刺的检测期间实施的对抗措施，所描述的实施例与通常的对抗措施兼容。

在以下描述中，除非另有规定，表述“近似”、“基本上”和“大约”意味着在10％内，优选地在5％内。

除非另有规定，当参考连接在一起的两个元件时，这意味着直接连接，其中没有除了导体外的中间元件；并且当参考耦合在一起的两个元件时，这意味着两个元件可以是直接耦合(连接)或者经过一个或者多个其它元件耦合。

图1示出用于检测DC电压的正毛刺的电路的一个实施例。

在施加电势(例如相对于地GND为正)的端子1和连接到地GND的端子3之间，电路旨在接收其中可能出现毛刺的DC电压VCC。

低通滤波器5连接在端子1和3之间。基于电压VCC，滤波器5提供滤波器的输出端子6和端子3之间的滤波电压V0。更特别地，电压V0与电压VCCf基本上成比例，该电压VCCf等于电压VCC，其中比低通滤波器5的截止频率更大的频率干扰已通过滤波被抑制。在该实施例中，滤波器5包括：分压电桥，该分压电桥包括在端子1和3之间串联的值为R1的电阻器7和值为R2的电阻器9；以及值为C1的电容器11，该电容器11具有连接到端子3的端子，并且对应于滤波器5的输出端子6的其另一端子连接到电阻器7和9的接合点。在该示例中，电压V0基本上等于(R2/(R1+R2))*VCCf。

运算放大器13的供电电源端子被耦合到端子1和3。放大器13的输入端子(这里为反相输入(-))被耦合到滤波器5的输出端子6。MOS晶体管15和值为R3的电阻器17在端子1和3之间串联连接，晶体管15的控制端子被耦合到放大器13的输出。电阻器17将晶体管15的漏极和放大器13的另一输入(这里为非反相输入(+))耦合到端子3。因此，值为V0的电压被施加在电阻器17两端，由此与电压V0成比例变化的电流I0流过电阻器17和晶体管15。在该示例中，电流I0基本上等于(R2/(R1+R2))*(VCCf/R3)。MOS晶体管19与MOS晶体管21在端子1和3之间串联连接，晶体管19的控制端子被耦合到晶体管15的控制端子。由于晶体管19和15二者都由放大器13的输出控制的事实，与电流I0成比例的电流I1流过晶体管19，并且因此流过晶体管21。在该示例中，晶体管15和19具有相同的尺寸比率W/L(W和L分别为栅极的宽度和长度)，并且电流I1等于电流I0。因此，放大器13、电阻器17以及晶体管15和19形成晶体管21的控制电路23，控制电路23向晶体管21提供与电压V0成比例地变化的电流I1。

检测电路进一步包括MOS晶体管25，MOS晶体管25与MOS晶体管27镜像组装，MOS晶体管27的源极被耦合到端子1。晶体管27的漏极被耦合到MOS晶体管29的漏极，该MOS晶体管29与晶体管21镜像组装。晶体管25的漏极被耦合到晶体管31的漏极，该晶体管31与晶体管21镜像组装。晶体管29和31的源极被耦合到端子3。由于晶体管29和31与晶体管21镜像组装的事实，晶体管29提供与电流I1成比例的电流Iref1，并且晶体管31趋于提供与电流I1成比例的电流Iref2。在该示例中，晶体管29和31具有相同的尺寸比率W/L，并且电流Iref1和电流Iref2基本上相等。值为C2的电容器33将晶体管25的栅极和晶体管27的栅极耦合到端子3。值为R4的电阻器35将晶体管25的源极耦合到端子1。电路的输出端子OUT1被连接到晶体管25的漏极。

在操作中，在二极管组装的晶体管27的栅极和源极之间的电压Vgs27由电流Iref1施加，电流Iref1是由晶体管29提供的。为了使晶体管25中的电流I25等于电流Iref2(该电流Iref2趋于由晶体管31递送，电流Iref2在该示例中等于Iref1)，晶体管25的栅极和源极之间的电压Vgs25等于Vgs27。

在不存在毛刺时，由于然后将会在电阻器35中发生的等于R4*Iref2的电压降，这是不可能的。因此晶体管25是关断的。结果，输出OUT1处在以下值，该值能够被解释为指示不存在毛刺的第一逻辑状态(例如低状态)。

在电压VCC的正毛刺期间，由该毛刺导致的端子1的电势增加可以在晶体管25的源极上观察到。进一步地，作为在小信号模型中的第一近似，晶体管27等效于其电导gm的倒数，即，等效于值为R5的电阻器。电阻器R5和电容器33形成低通滤波器，该低通滤波器具有其截止频率1/(2πR5C2)，该截止频率确定电路可检测的毛刺的最小频率。

如果毛刺频率小于滤波器的截止频率1/(2πR5C2)，则端子1的电势增加可以在晶体管25的栅极上观察到。电压Vgs25不改变，并且保持与不存在毛刺时相同的值。输出OUT1保持在指示不存在毛刺的第一逻辑状态。

如果毛刺频率大于滤波器的截止频率1/(2πR5C2)，则端子1的电势增加不能在晶体管25的栅极上观察到，由此电压Vgs25增加。只要毛刺的振幅小于R4*Iref2，那么电压Vgs25的增加不足够补偿电阻器35中的电压降R4*Iref2，并且输出OUT1保持在第一逻辑状态。然而，如果毛刺的振幅大于R4*Iref2，那么电压Vgs25的增加足够补偿电阻器35中的电压降R4*Iref2。然后晶体管25导通，并且输出OUT1改变值，这可以被解释为从第一逻辑状态到第二逻辑状态(例如，高逻辑状态)的切换，第二逻辑状态指示检测到毛刺。

从而获得了用于检测电压VCC的正毛刺的电路，其中检测阈值等于R4*Iref2。由于由晶体管31提供的电流Iref2与电压V0成比例地变化的事实，阈值与电压V0成比例地变化，并且因此是电压VCC的函数。更特别地，这里检测阈值等于α*VCCf，α是比例因子。在本文所描述的示例中，电流Iref2等于k乘以电流I1，并且因此等于k乘以电流I0，并且继而因子α等于R2*k*R4/((R1+R2)*R3)，因子α的值是通过适当设置值k、R1、R2、R4和R3来选择的。

图1的电路的优点是：无论电压VCC的值如何，其检测阈值基本上保持等于电压VCC的相同倍数，该倍数是由比例因子α确定的。这里，优点取自于检测阈值与通过对电压VCC进行低通滤波获得的电压V0成比例的事实。

作为一个示例，对于α＝0.1，如果电压VCC等于1.62V，则电压VCCf基本上等于1.62V，由此检测阈值基本上等于0.162V，并且因此等于0.1*VCC。如果电压VCC等于5.5V，则电压VCCf等于5.5V，由此检测阈值基本上等于0.55V，并且因此等于0.1*VCC。

作为一个示例，电压VCC是供电电源电压，例如是包括图1的检测电路的电子电路的供电电源电压，并且具有例如在从1.62V到5.5V的范围内的值。

一个备选的实施例提供附加的电阻器，该附加的电阻器连接在晶体管27的栅极和电容器33的端子之间，电容器33的该端子连接到晶体管25的栅极。该附加的电阻器的值提供附加的参数，以设置低通滤波器的截止频率，该低通滤波器包括电容器33和晶体管27的电阻器R5。

另一备选的实施例提供与电阻器35并联的附加的电容器、和/或在晶体管27的源极和栅极之间的附加的电容器。这导致改进对具有高频(例如大于100MHz)的正干扰的检测。

另一备选的实施例包括提供在晶体管27的尺寸比率W/L和晶体管25的尺寸比率W/L之间、以及在晶体管29的尺寸比率W/L和晶体管31的尺寸比率W/L之间的相同的比例因子，该因子例如被选择以最小化包括晶体管27和29的支路中的功率消耗。更一般地，可以通过更改这些支路的晶体管的W/L比率(例如以最小化电路中的功率消耗)，来修改电路的两个支路之间的电流比率。

另一备选的实施例包括使用双极晶体管，而不是MOS晶体管。类似地，可以通过在两个支路之间具有不同的发射极表面面积比率，来变化电流比率。

另一备选的实施例提供：电阻器7、9、17和35中的至少一个电阻器是可设置的，以能够在例如校准阶段期间更改比例因子α，以及因此更改检测阈值。

以上变化中的每个变化可以与这些变化中的一个或者多个其它变化相结合。

图2示出用于检测DC电压的负毛刺的电路的一个实施例。

图2的电路包括滤波器5和控制电路23，滤波器5和控制电路23以与图1中相同的方式连接到一起并连接到端子1和3。类似于图1中的电路，晶体管19与MOS晶体管41在端子1和3之间串联连接，晶体管19的漏极被耦合到MOS晶体管41的漏极，MOS晶体管41的源极被耦合到端子3。因而基于滤波器5的输出电压V0，控制电路23将电流I1提供到晶体管41。检测电路进一步包括值为R6的电阻器43和值为C3的电容器45，电阻器43和电容器45串联连接在端子1和3之间。MOS晶体管47与MOS晶体管51镜像组装，MOS晶体管51的源极被耦合到端子1。晶体管47的漏极被耦合到MOS晶体管53的漏极，该MOS晶体管53与晶体管41镜像组装。晶体管51的漏极被耦合到MOS晶体管55的漏极，该MOS晶体管55与晶体管41镜像组装。晶体管53和55的源极被耦合到端子3。类似于针对图1的电路已描述的，由于晶体管53和55与晶体管41镜像组装的事实，晶体管55提供与电流I1成比例的电流Iref3，并且晶体管53趋于提供与电流I1成比例的电流Iref4。在该示例中，晶体管53和55具有相同的尺寸比率W/L，并且电流Iref3和电流Iref4基本上相等。晶体管47的源极被耦合到值为R7的电阻器57的端子，该电阻器的另一端子被耦合到电阻器43和电容器45的接合点。电路的输出端子OUT2被连接在晶体管47的漏极的水平处。

在图2的电路中，电阻器43和电容器45形成低通滤波器，该低通滤波器具有截止频率1/(2πR6C3)，该截止频率确定电路可检测到的毛刺的最小频率。

该电路的操作类似于图1的电路的操作，其中区别为：在电压VCC的毛刺期间，现在，通过包括晶体管47和51的电流镜的栅极(然后栅极是共同的)，而不是通过源极，来跟随毛刺。确实，在电压VCC的负毛刺期间，端子1的电势减小，并且该减小在晶体管51的栅极上传播，并且因此在晶体管47的栅极上传播。

如果毛刺频率小于滤波器的截止频率1/(2πR6C3)，则端子1的电势减小可以在晶体管47的源极上观察到，但是由于在晶体管47的栅极上也能观察到该电势减小的事实，这不引起晶体管47的栅极和源极之间的电压Vgs47的变化。电压Vgs47保持与不存在毛刺时相同的值，并且不足够补偿如果晶体管47导通则电阻器57中将出现的等于R7*Iref4的电压降。结果，晶体管47是非导通的，并且输出OUT2在指示不存在毛刺的第一逻辑状态。

然而，如果毛刺频率大于滤波器的截止频率1/(2πR6C3)，则由于低通滤波器的作用，在端子1的电势减小在晶体管47的栅极上传播的同时，端子1的电势减小不能在晶体管47的源极上观察到。这导致电压Vgs47的变化。从毛刺的振幅大于或者等于R7*Iref4的时刻，电压Vgs47足够用于晶体管47导通。结果，输出从第一逻辑状态切换到第二逻辑状态，第二逻辑状态指示检测到毛刺。

从而获得了用于检测电压VCC的负毛刺的电路，其中检测阈值等于R7*Iref4。由于由晶体管53提供的电流Iref4与电压V0成比例地变化的事实，阈值与电压V0成比例地变化，并且因此是电压VCC的函数。更特别地，检测阈值等于β*VCCf，β是比例因子，例如等于0.1。在本文所描述的示例中，电流Iref4等于z乘以电流I1，并且因此等于z乘以电流I0，并且继而因子β等于(R2*z*R7/(R1+R2)*R3)，因子β的值是通过适当设置值z、R1、R2、R3和R7来选择的。

图2的电路受益于与图1的电路相同的优点。进一步地，针对图1的电路所描述的变化以及它们的不同组合可以转换到图2的电路中。

一个实施例(未示出)提供用于检测DC电压的正毛刺和负毛刺的电路或设备。该设备包括图1的电路。该设备进一步包括图2的电路的晶体管47、51、53和55、电阻器43和57以及电容器45，它们以和图2中相同的方式连接到一起并连接到端子1和3。然而，与图2的电路相反，在该设备中，晶体管53和55与图1的电路的晶体管21镜像组装。

通过提供单个滤波器5和单个控制电路23，从而获得了用于检测相同DC电压VCC的正毛刺和负毛刺的电路。如前面一样，正毛刺检测阈值和负毛刺检测阈值与通过对电压VCC进行低通滤波获得的电压V0成比例地变化，并且因此取决于该电压VCC的值。

在该实施例中，仍然获得图1和图2的电路的优点。进一步地，针对图1和图2的电路所描述的变化以及它们的不同组合可以转换到该实施例中。

在上述检测电路的一个优选的实施例中，如对应附图中所示出的，术语“耦合”意味着直接连接。

具体实施例已被描述。本领域技术人员将容易想到各种变更、修改和改进。特别地，术语“电容器”应被理解为更一般的含义“电容元件”，并且术语“电阻器”应被理解为更一般的含义“电阻元件”。

运算放大器13可以包括内部设备，该内部设备对施加在运算放大器13的供电电源端子之间的电压的毛刺进行滤波，这使得能避免VCC电压的毛刺具有对放大器的输出电势的直接影响。还可以提供(LDO-“低压降”)电压调节器，以从电压VCC提供放大器13的供电电源电压。

没有描述被连接在上述电路的输出端子中的每个输出端子的水平处的转换电路，该转换电路用于根据毛刺是否被检测到来提供逻辑等效1或0，设计这种电路在本领域技术人员的能力范围内。这种电路的一个示例包括：第一反相器，其输入端子连接到前述电路中的一个电路的输出端子；以及第二反相器，其输入端子连接到第一反相器的输出端子，第一反相器和第二反相器例如通过电压调节器(LDO)的输出电压来供电。

图3示出用于检测DC电压的正毛刺和负毛刺的电路的一个实施例。

根据一个或多个实施例，如图3中所图示的，图1和图2中所描述的实施例可以被组合在一起，图3还示出上文提到的转换电路，以生成数字输出(DOUT1和DOUT2)。附加的逻辑或门(OR门)可以用于实现共同数字输出(DOUT)，该共同数字输出指示毛刺的出现。

上文已描述具有各种变型的各种实施例。应当注意，本领域技术人员可以组合这些各种实施例和变型的各种元件，而不表现出任何创造性步骤。

这种变更、修改和改进旨在成为本公开内容的一部分，并且旨在处于本实用新型的精神和范围内。相应地，上述描述只是以示例的方式，并且不旨在进行限制。本实用新型仅如在所附权利要求以及其等同物中所限定的那样受限制。

Claims (17)

1.一种用于检测供电电源中的毛刺的电路，其特征在于，所述电路包括：

第一低通滤波器，被配置为供应滤波电压，所述第一低通滤波器被耦合在提供DC电源电压的所述供电电源的第一端子和第二端子之间；

检测电路，被耦合到所述第一低通滤波器，并且被配置为当所述供电电源的DC电源电压中的所述毛刺的振幅超过检测阈值时，检测所述DC电源电压中的所述毛刺，所述检测阈值与所述滤波电压成比例地变化，其中所述检测电路包括：

第一支路，包括第一晶体管和第一电流源；以及

第二支路，包括第一电阻器、与所述第一晶体管镜像组装的第二晶体管、以及供应第一电流的第二电流源，所述第一电流与所述滤波电压成比例地变化。

2.根据权利要求1所述的电路，其特征在于，进一步包括：

第三晶体管，所述第二电流源包括与所述第三晶体管镜像组装的第四晶体管；以及

控制电路，被配置为向所述第三晶体管供应第二电流，所述第二电流与所述滤波电压成比例地变化。

3.根据权利要求2所述的电路，其特征在于，所述第一电流源包括与所述第三晶体管镜像组装的第五晶体管。

4.根据权利要求2所述的电路，其特征在于，所述控制电路包括第二电阻器，并且进一步被配置为将所述滤波电压施加在所述第二电阻器的两端，所述第二电流与流过所述第二电阻器的第三电流成比例地变化。

5.根据权利要求4所述的电路，其特征在于，所述控制电路包括：

第六晶体管，在所述第一端子和所述第二端子之间与所述第三晶体管串联连接；以及

第七晶体管，在所述第一端子和所述第二端子之间与所述第二电阻器串联，所述第七晶体管的控制端子被耦合到所述第六晶体管的控制端子。

6.根据权利要求5所述的电路，其特征在于，所述控制电路包括运算放大器，所述运算放大器具有连接到所述第一低通滤波器的输出的第一输入，具有连接到所述第七晶体管和所述第二电阻器的接合点的第二输入，并且具有连接到所述第六晶体管的控制端子和所述第七晶体管的控制端子的输出。

7.根据权利要求6所述的电路，其特征在于，所述放大器的所述第一输入是反相输入，并且所述放大器的所述第二输入是非反相输入。

8.根据权利要求1所述的电路，其特征在于，进一步包括第二低通滤波器，所述第二低通滤波器连接到所述第一晶体管和所述第二晶体管中的每个晶体管的控制端子。

9.根据权利要求1所述的电路，其特征在于，进一步包括第二低通滤波器，所述第二低通滤波器将所述第一端子耦合到所述第一电阻器。

10.根据权利要求9所述的电路，其特征在于，所述第二低通滤波器包括：与所述第一电阻器并联的附加电容器、以及与所述附加电容器和所述第一电阻器串联的第二电阻器。

11.根据权利要求9所述的电路，其特征在于，所述第二低通滤波器确定通过所述电路可检测的所述毛刺的最小频率。

12.根据权利要求9所述的电路，其特征在于，对于负毛刺，当所述毛刺的频率大于所述第二低通滤波器的截止频率、并且所述毛刺的所述振幅大于所述检测阈值时，所述第二晶体管被配置为从第一导通状态变为第二导通状态。

13.根据权利要求1所述的电路，其特征在于，对于正毛刺，当所述毛刺的频率大于所述第一低通滤波器的截止频率、并且所述毛刺的所述振幅大于所述检测阈值时，所述第二晶体管被配置为从第一导通状态变为第二导通状态。

14.根据权利要求1所述的电路，其特征在于，进一步包括被耦合在所述第一晶体管的栅极和所述第二晶体管的栅极之间的附加电阻器。

15.根据权利要求1所述的电路，其特征在于，进一步包括在所述第一晶体管的栅极和源极之间的附加电容器。

16.根据权利要求1所述的电路，其特征在于，所述第一晶体管和所述第二晶体管是MOS晶体管或者双极晶体管。

17.根据权利要求1所述的电路，其特征在于，所述电路被配置为跨包括1.62V到5.5V的整个供电电源范围来检测所述毛刺。