CN209388681U - 用于汽车串口屏显示控制电路 - Google Patents

Abstract

本实用新型公开了一种用于汽车串口屏显示控制电路。该电路包括FPGA芯片、MCU接口电路、闪存FLASH、LCD接口电路和晶振电路。根据本实用新型实施例，采用内嵌PSRAM的FPGA芯片，并非外挂同步动态随机存储器(Synchronous Dynamic Random Access Memory，SDRAM)或外挂静态随机存取存储器(Static Random‑Access Memory，SRAM)的FPGA芯片，以使得用于汽车串口屏显示控制电路的整个电路硬件平台集成度高。

Description

用于汽车串口屏显示控制电路

技术领域

本实用新型属于电路技术领域，尤其涉及一种用于汽车串口屏显示控制电路。

背景技术

串口屏是指带串口控制的液晶屏，采用通用异步收发传输器(UniversalAsynchronous Receiver/Transmitter，UART)、串行外设接口(Serial PeripheralInterface，SPI)等数据传输接口。串口屏广泛应用于工业自动化、电力、电信、环保、医疗、金融、石油、化工、交通、能源、地质、冶金、公共查询与监控等数十个行业和领域。

随着中高档汽车功能越多越强，传统的机械式仪表已无法满足各种人性化的需求。而基于串口屏的仪表不仅可以替代传统的速度计、里程表、引擎警报灯，还可以显示胎压信息、方向转向指示、燃油水平、温度、交通报告等。

目前应用于汽车主控显示的用于汽车串口屏显示控制电路存在集成度低的缺点。

实用新型内容

本实用新型实施例提供一种用于汽车串口屏显示控制电路，能够使得用于汽车串口屏显示控制电路的硬件平台集成度高。

一方面，本实用新型实施例提供一种用于汽车串口屏显示控制电路，包括：

现场可编程门阵列(Field－Programmable Gate Array，FPGA)芯片、微控制单元(Microcontroller Unit，MCU)接口电路、闪存FLASH、液晶显示屏(Liquid CrystalDisplay，LCD)接口电路和晶振电路；

FPGA芯片分别与MCU接口电路、FLASH、LCD接口电路以及晶振电路连接；其中，

FPGA芯片包括伪静态随机存储器(Pseudo static random access memory，PSRAM)和PSRAM读写控制模块，PSRAM读写控制模块用于根据MCU接口电路的控制指令从FLASH中读取目标数据，并将目标数据写入PSRAM；

MCU接口电路分别与FPGA芯片及FLASH连接，MCU接口电路用于实现与FPGA芯片、FLASH之间的数据交互；

FLASH用于存储目标数据；

LCD接口电路用于连接LCD；

晶振电路用于为FPGA芯片提供第一时钟信号。

在本实用新型实施例中，采用的为内嵌PSRAM资源的FPGA芯片，并非外挂同步动态随机存储器(Synchronous Dynamic Random Access Memory，SDRAM)或外挂静态随机存取存储器(Static Random-Access Memory，SRAM)的FPGA芯片，以使得用于汽车串口屏显示控制电路的整个电路硬件平台集成度高，并且功耗低、成本低、工作性能好。

附图说明

为了更清楚地说明本实用新型实施例的技术方案，下面将对本实用新型实施例中所需要使用的附图作简单的介绍，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1示出了本实用新型一个实施例提供的用于汽车串口屏显示控制电路的结构示意图；

图2示出了本实用新型实施例的FPGA芯片的内部结构示意图；

图3示出了本实用新型另一个实施例提供的用于汽车串口屏显示控制电路的结构示意图。

具体实施方式

下面将详细描述本实用新型的各个方面的特征和示例性实施例，为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本实用新型进行进一步详细描述。应理解，此处所描述的具体实施例仅被配置为解释本实用新型，并不被配置为限定本实用新型。对于本领域技术人员来说，本实用新型可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本实用新型的示例来提供对本实用新型更好的理解。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

图1示出了本实用新型一个实施例提供的用于汽车串口屏显示控制电路的结构示意图。图2示出了本实用新型实施例的FPGA芯片的内部结构示意图。如图1和图2所示，该用于汽车串口屏显示控制电路包括现场可编程门阵列FPGA芯片100、微控制单元MCU接口电路200、闪存FLASH300、液晶显示屏LCD接口电路400和晶振电路500。

FPGA芯片100分别与MCU接口电路200、FLASH300、LCD接口电路400以及晶振电路500连接。

其中，FPGA芯片100包括伪静态随机存储器PSRAM110和PSRAM读写控制模块120，PSRAM读写控制模块120用于根据MCU接口电路200的控制指令从FLASH300中读取目标数据，并将目标数据写入PSRAM110中的对应地址空间。

MCU接口电路200分别与FPGA芯片100及FLASH300连接，MCU接口电路200用于实现与FPGA芯片100、FLASH300之间的数据交互。

FLASH300用于存储目标数据。

LCD接口电路400用于连接LCD。

晶振电路500用于为FPGA芯片100提供第一时钟信号。

需要说明的是，现有技术方案中，应用于汽车主控显示的串口屏显示控制电路采用FPGA芯片外挂SDRAM或者SRAM存储芯片，在硬件集成度、功耗及成本上存在缺点。针对上述现状，型号为GW1NR-LV4MG81P的FPGA芯片是一款内嵌PSRAM资源的芯片，采用该款芯片能够使得用于汽车串口屏显示控制电路的硬件平台集成度高、功耗低、成本低、且工作性能好。

如图2所示，本实用新型实施例中，FPGA芯片100还包括锁相环(Phase LockedLoop，PLL)130、串口通信控制模块140、FLASH读数据控制模块150、串口屏读写控制模块160及LCD显示控制模块170。

其中，PLL130用于接收第一时钟信号并根据第一时钟信号产生串口通信控制模块140、FLASH读数据控制模块150、PSRAM读写控制模块120及LCD显示控制模块170所需的第二时钟信号。

串口屏读写控制模块160分别与串口通信控制模块140、FLASH读数据控制模块150、PSRAM读写控制模块120及LCD显示控制模块170相连。

本实用新型实施例中的FPGA芯片的型号可以是GW1NR-LV4MG81P，该FPGA芯片内嵌64Mbit的PSRAM存储资源，封装尺寸极小，适合对芯片厚度有严格要求的应用。同时芯片还具有高性能的数字信号处理器(Digital Signal Processor，DSP)、PLL、低电压差分信号(Low-Voltage Differential Signaling，LVDS)接口，以及丰富的突发式管道同步静态存储器存储器资源(Burst pipelined synchronous static RAM，BSRAM)、I/O支持输入双倍数据速率(Input Double Data Rate，IDDR)/输出双倍数据速率(Output Double DataRate，ODDR)、IDES4/8/10(IDES4为1位串行输入、4位并行输出的解串器；IDES8为1位串行输入、8位并行输出的解串器；IDES10为1位串行输入、10位并行输出的解串器)、OSER4/8/10(OSER4为4位并行输入、1位串行输出的串化器；OSER8为8位并行输入、1位串行输出的串化器；OSER10为10位并行输入、1位串行输出的串化器)、IVideo和Ovideo等多种接口标准。

FPGA芯片主要实现与MCU间的串口数据通信，根据MCU控制指令实现从FLASH中读取各种图案到PSRAM中，同时实现并完成LCD屏的驱动显示。

如图2所示，FPGA芯片100包括PLL130、串口通信控制模块140、FLASH读数据控制模块150、PSRAM读写控制模块120、串口屏读写控制模块160及LCD显示控制模块170。各模块具体如下：

<PLL130>

PLL130负责产生FPGA芯片100内部各模块所需工作时钟。例如，通过FPGA芯片100内部PLL130产生串口通信控制模块140、FLASH读数据控制模块150、PSRAM读写控制模块120及LCD屏显示控制模块170所需要的第二时钟信号。

<串口通信控制模块140>

串口通信控制模块140的接口信号包括接收数据(Receive(rx)Data，RXD)、发送数据(Transmit(tx)Data，TXD)。

该模块主要实现与MCU接口电路200间串行数据通信，串口通信控制模块140用于解析来自MCU接口电路200的指令，并将解析后的指令发送给串口屏读写控制模块160。即，串口通信控制模块140负责把MCU接口电路200发送来的各种指令进行解析，并把相应指令发送给串口屏读写控制模块160。

<FLASH读数据控制模块150>

FLASH读数据控制模块150接口信号包括片选信号(chip select，CS)、时钟(Clock，CLK)、数据输入(Data Input，DI)、数据输出(Data Output，DO)。

FLASH读数据控制模块150用于实现对FLASH300的读时序控制，并根据MCU接口电路200通过串口发来的指令进行从FLASH300中读取相应的数据到PSRAM110中的对应地址空间。

<PSRAM读写控制模块120>

PSRAM读写控制模块120用于实现对PSRAM110读写时序控制，完成把从FLASH300中读出的图案数据映射到PSRAM110中的对应地址空间。同时，根据LCD显示控制模块170的要求定时从PSRAM110中读取需要刷新显示的各行红绿蓝(Red Green Blue，RGB)像素数据。

<串口屏读写控制模块160>

串口屏读写控制模块160为整个FPGA芯片110内部电路的调度控制核心部分，完成与串口通信控制模块140间的数据交互，并分析判断来自MCU接口电路200的不同指令动作。例如，如果是FLASH数据图标读取指令，则控制FLASH读数据控制模块150从FLASH300中相应地址位置读取图标数据，并写入到PSRAM110中的对应地址空间；如果是开机动画读取指令，则控制FLASH读数据控制模块150从FLASH300中对应地址位置连续读取多幅图片，并写入到PSRAM110中的对应地址空间；如果是SPI总线接口释放指令，则控制FPGA芯片100对应I/O为三态模式。

可以理解为，串口屏读写控制模块160，用于接收并分析来自串口通信控制模块140的解析后的指令，并根据解析后的指令的分析结果控制FLASH读数据控制模块150及PSRAM读写控制模块120。还用于若解析后的指令的分析结果指示解析后的指令为图标读取指令，控制FLASH读数据控制模块150从FLASH300中读取目的图标，并用于控制PSRAM读写控制模块120将目的图标写入PSRAM110中的对应地址空间。

串口屏读写控制模块160，还用于若解析后的指令的分析结果为开机动画读取指令，控制FLASH读数据控制模块150从FLASH300中连续读取多张目的图片，并用于控制PSRAM读写控制模块120将多张目的图片写入PSRAM110中的对应地址空间。

<LCD显示控制模块170>

LCD屏接口信号包括R7～R0、G7～G0、B7～B0、行同步信号HS、场同步信号VS、像素时钟信号DCLK。

LCD显示控制模块170用于整个LCD屏的数据刷新和LCD屏显示数据的读取。该模块根据LCD屏显示参数的要求产生所要求的VS、HS定时信号，通过向串口屏读写控制模块160发送数据读请求来周期性读取每行RGB数据。实现从LCD屏第一行到最后一行数据的周期性读取和LCD屏刷新操作，实现整个LCD屏的驱动显示控制。

本实用新型采用内嵌PSRAM的GW1NR-4FPGA芯片，具有非易失性，无需外挂Flash存放代码特点。且FPGA芯片内部资源和接口资源丰富，具有高数据传输速度、低成本等特点。采用的FPGA芯片内嵌PSRAM的MGBA81紧凑型封装形式，使得整个电路硬件平台集成度高，且工作性能好、成本低。另外，使得整体显示控制电路具有移植性好、性能高、灵活通用等特点，可广泛应用于汽车仪表、主控等串口屏产品的开发和设计。

在本实用新型的另一个实施例中，如图3所示，用于汽车串口屏显示控制电路还包括电源变换电路700，电源变换电路700分别与FPGA芯片100、MCU接口电路200、FLASH300及晶振电路500连接，用于为FPGA芯片100、MCU接口电路200、FLASH300及晶振电路500供电。

电源变换电路700可以包括多个低压差线性稳压器LDO电源710以及与每个LDO电源710相连的电源插座(图中未示出)。多个LDO电源710用于为FPGA芯片100、MCU接口电路200、FLASH300及晶振电路500供电提供不同的电压。另外，LDO电源通过电源插座与外部电源相连。

例如，电源变换电路700采用三片LDO线性变换电源芯片，FPGA芯片100通过电源插座与外部供电，外部供电的电压为5V的直流电。这3片电源芯片可以均是某公司的型号为TPS7A7001的电源芯片。该款LDO线性变换电源芯片具有极低的电源噪声，能够为电路板集成电路(Integrated Circuit，IC)芯片提供良好的电源信号。每个LDO电源分别由TPS7A7001芯片、滤波电容、匹配电阻及磁珠组成，通过匹配电阻分别产生DC3.3V、DC1.8V和DC1.2V电压，为FPGA芯片、FLASH等提供电源。

例如，LDO电源710分别实现DC5V到DC3.3V、DC5V到DC1.8V和DC5V到DC1.2V变换，其中DC1.8V电源为FPGA芯片100内嵌的PSRAM110提供电源，DC1.2V电源为FPGA芯片100内核提供电源，DC3.3V为MCU接口电路200、FLASH300及晶振电路500提供电源。

另外，可以采用一片背光电源芯片(图中未示出)产生LCD屏需要的背光电源。

在本实用新型实施例中，如图3所示，用于汽车串口屏显示控制电路还包括联合测试工作组(Joint Test Action Group，JTAG)下载电路600，JTAG下载电路600的引脚包括以下之一或多种的组合：测试模式选择(Test Mode Select，TMS)引脚、测试时钟(TestClock，TCK)引脚、测试数据输入(Test Data Input，TDI)引脚、测试数据输出(Test DataOutput，TDO)引脚、GND、3.3V。

JTAG下载电路600用于通过外部的计算机对FPGA芯片100的PSRAM、FLASH进行编程和程序调试。比如通过个人计算机(PersonalComputer，PC)对FPGA芯片内部的PSRAM和FLASH进行编程和程序调试。

具体地，JTAG下载电路接口型号可以为MOLEX901310125。

在本实用新型实施例中，MCU接口电路200包括UART接口和SPI接口，UART接口信号包括接收数据RXD、发送数据TXD、电线接地端(Ground，GND)。SPI接口信号包括片选信号(chip select，CS)、时钟(Clock，CLK)、数据输入(Data Input，DI)、数据输出(DataOutput，DO)。MCU接口电路200主要完成FPGA芯片100与MCU接口电路200之间的UART数据交互及FLASH300与MCU接口电路200之间的数据读写。MCU接口电路200通过SPI接口把需要刷新到LCD屏上的各种图案预存到FLASH300中，并通过UART接口发送控制命令来控制FPGA芯片100从FALSH300中读取各种需要显示的图案。

具体地，MCU接口电路连接器型号可以为MOLEX901310125。

在本实用新型实施例中，FLASH300用于存储目的数据，例如目的数据为需要的各种图案和图标。FLASH300的接口为SPI总线接口，与MCU接口电路200和FPGA芯片100连接。当MCU接口电路200需要更新FLASH300中的数据时，先控制FPGA芯片100释放总线，然后进行写入；当正常工作时，SPI总线归FPGA芯片100使用，FPGA芯片100会根据MCU接口电路200通过串口发来的指令进行动作，并从FLASH300读取各种数据到PSRAM110中的对应地址空间。

具体地，SPI FLASH型号可以为W25Q256FVFG。

需要说明的是，现有方案中MCU接口电路通过MCU接口电路的接口把需要显示的数据指令直接发送到FPGA芯片，需要FPGA芯片实时接收MCU接口电路的数据，对MCU接口电路的数据传输速度要求很高，与此不同的是，本实用新型中，MCU接口电路将需要显示的图案通过SPI接口预先写入到FLASH中，显示屏工作中，MCU接口电路通过UART接口发送指令控制FPGA芯片从FLASH读取显示图案数据，不需要FPGA芯片实时接收MCU接口电路的数据，降低了对MCU接口的数据传输速度的要求。

在本实用新型实施例中，LCD接口电路与LCD间通过柔性电路板(FlexiblePrinted Circuit，FPC)连接器实现与LCD间的RGB数据和电源连接，以实现LCD屏的画面显示。LCD接口信号包括R7～R0、G7～G0、B7～B0、MODE、有效数据选通信号DE、行同步信号HS、场同步信号VS、像素时钟信号DCLK、VLED+、VLED-、3.3V电源。

具体地，LCD接口连接器型号可以为MOLEX 5016163985。

在本实用新型实施例中，晶振电路500的时钟频率可以是50MHz，为FPGA芯片100提供外部输入时钟信号。具体地，晶振型号可以为SMA-050000-5BL0TJ。

在本实用新型实施例中，用于汽车串口屏显示控制电路由LDO电源、FPGA芯片、JTAG下载电路、MCU接口电路、LCD接口电路、晶振电路、FLASH组成；其中FPGA芯片内部电路由PLL时钟模块、串口通信控制模块、FLASH读数据控制摸、串口屏读写控制摸、LCD显示控制模块、PSRAM读写控制模块组成。通过各电路模块间的协同工作实现MCU所要求显示的各种画面和动画。

本实用新型采用内嵌PSRAM的GW1NR-4FPGA芯片，具有非易失性、无需外挂Flash存放代码等特点。FPGA芯片内部资源和接口资源丰富，具有高速低成本特点；FPGA芯片采用内嵌PSRAM的MGBA81紧凑型封装形式，使得整个电路硬件平台集成度高、工作性能好、成本低。可广泛应用于汽车仪表、主控等串口屏产品的开发和设计。

以上所述，仅为本实用新型的具体实施方式，所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，上述描述的系统、模块和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。应理解，本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本实用新型的保护范围之内。

Claims (10)

1.一种用于汽车串口屏显示控制电路，其特征在于，包括：

现场可编程门阵列FPGA芯片、微控制单元MCU接口电路、闪存FLASH、液晶显示屏LCD接口电路和晶振电路；

所述FPGA芯片分别与所述MCU接口电路、所述FLASH、所述LCD接口电路以及所述晶振电路连接；其中，

所述FPGA芯片包括伪静态随机存储器PSRAM和PSRAM读写控制模块，所述PSRAM读写控制模块用于根据所述MCU接口电路的控制指令从所述FLASH中读取目标数据，并将所述目标数据写入所述PSRAM；

所述MCU接口电路分别与所述FPGA芯片及所述FLASH连接，所述MCU接口电路用于实现与所述FPGA芯片、所述FLASH之间的数据交互；

所述FLASH用于存储所述目标数据；

所述LCD接口电路用于连接LCD；

所述晶振电路用于为所述FPGA芯片提供第一时钟信号。

2.根据权利要求1所述的用于汽车串口屏显示控制电路，其特征在于，所述FPGA芯片还包括：

锁相环PLL、串口通信控制模块、FLASH读数据控制模块、串口屏读写控制模块及LCD显示控制模块；其中，

所述PLL用于接收所述第一时钟信号并根据所述第一时钟信号产生所述串口通信控制模块、所述FLASH读数据控制模块、所述PSRAM读写控制模块及所述LCD显示控制模块所需的第二时钟信号；

所述串口屏读写控制模块分别与所述串口通信控制模块、所述FLASH读数据控制模块、所述PSRAM读写控制模块及所述LCD显示控制模块相连。

3.根据权利要求2所述的用于汽车串口屏显示控制电路，其特征在于，所述串口通信控制模块用于解析来自所述MCU接口电路的指令，并将解析后的所述指令发送给串口屏读写控制模块。

4.根据权利要求3所述的用于汽车串口屏显示控制电路，其特征在于，所述串口屏读写控制模块用于接收并分析来自所述串口通信控制模块的所述解析后的指令，并根据所述解析后的指令的分析结果控制所述FLASH读数据控制模块及所述PSRAM读写控制模块。

5.根据权利要求4所述的用于汽车串口屏显示控制电路，其特征在于，

所述串口屏读写控制模块，还用于若所述解析后的指令的分析结果指示所述解析后的指令为图标读取指令，控制所述FLASH读数据控制模块从所述FLASH中读取目的图标，其中，所述目标数据包括所述目的图标；

并用于控制所述PSRAM读写控制模块将所述目的图标写入所述PSRAM。

6.根据权利要求4所述的用于汽车串口屏显示控制电路，其特征在于，

所述串口屏读写控制模块，还用于若所述解析后的指令的分析结果为开机动画读取指令，控制所述FLASH读数据控制模块从所述FLASH中连续读取多张目的图片，其中，所述目标数据包括所述目的图片；

并用于控制所述PSRAM读写控制模块将所述多张目的图片写入所述PSRAM。

7.根据权利要求1所述的用于汽车串口屏显示控制电路，其特征在于，所述FPGA芯片还包括：数字信号处理器DSP、低电压差分信号LVDS接口、块静态随机存储器BSRAM及输入输出I/O口。

8.根据权利要求1所述的用于汽车串口屏显示控制电路，其特征在于，还包括：

联合测试工作组JTAG下载电路，所述JTAG下载电路与所述FPGA芯片相连，所述JTAG下载电路用于对所述FPGA芯片编程及调试。

9.根据权利要求1所述的用于汽车串口屏显示控制电路，其特征在于，还包括：

电源变换电路，所述电源变换电路分别与所述FPGA芯片、所述MCU接口电路、所述FLASH及晶振电路连接，所述电源变换电路用于为所述FPGA芯片、所述MCU接口电路、所述FLASH及所述晶振电路供电。

10.根据权利要求9所述的用于汽车串口屏显示控制电路，其特征在于，所述电源变换电路包括：低压差线性稳压器LDO电源以及与所述LDO电源相连的电源插座；

所述LDO电源用于为所述FPGA芯片、所述MCU接口电路、所述FLASH及所述晶振电路供电提供不同的电压；

所述LDO电源通过所述电源插座与外部电源相连。