CN209358512U - 一种复位电路 - Google Patents
一种复位电路 Download PDFInfo
- Publication number
- CN209358512U CN209358512U CN201920290055.9U CN201920290055U CN209358512U CN 209358512 U CN209358512 U CN 209358512U CN 201920290055 U CN201920290055 U CN 201920290055U CN 209358512 U CN209358512 U CN 209358512U
- Authority
- CN
- China
- Prior art keywords
- circuit
- audio jack
- reset
- detecting
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Stereophonic Arrangements (AREA)
Abstract
本实用新型公开了一种复位电路,包括audio jack侦测电路、usb侦测电路、audio jack控制电路以及复位信号产生电路,audio jack侦测电路将侦测的audio jack插座插入状态信号发送至所述audio jack控制电路,audio jack控制电路根据audio jack插座插入状态信号产生第一控制信号并发送至复位信号产生电路,usb侦测电路产生usb侦测信号并发送至复位信号产生电路,复位信号产生电路接受所述第一控制信号以及USB侦测信号的控制产生复位信号并输出。本实用新型的复位电路,通过侦测audio jack插座的插入状态和usb插座的插入状态对电子设备进行复位控制,避免了专门设置复位按键而导致占用空间大的技术问题,不会增加结构的复杂性,设计利用率高,可用性强。
Description
技术领域
本实用新型涉及控制电路技术领域,具体地说,涉及一种用于控制复位的复位电路。
背景技术
随着科技的发展,穿戴产品将会继续往小型化、多功能化发展并且人们越来越注重产品体验。对于穿戴产品的设计为了增强产品的性能和简约化的操作,开关机和复位按键的设计尽量减少并且要准确控制开关机和复位按键的操作时间来增强用户体验。在现有的技术中,复位按键单独设计一个按键,这样不仅增加成本和减少硬件PCB设计空间,对用户使用也很不方便。还有一些将开关机键和复位键采用同一个按键,通过计时按下按键的时长判断是开关机操作还是复位操作,由于用户对按下按键的时间控制不太好,不同产品差异比较大,这样容易造成用户的误操作并严重影响用户体验。
发明内容
本实用新型为了解决现有电子产品复位控制需要单独设置按键,占用设备空间的技术问题,提出了一种复位电路,可以解决上述问题。
为了解决上述技术问题,本实用新型采用以下技术方案予以实现:
一种复位电路,包括用于侦测audio jack插座插入状态的audio jack侦测电路、用于侦测usb插座插入状态的usb侦测电路、audio jack控制电路以及复位信号产生电路,所述audio jack侦测电路将侦测的audio jack插座插入状态信号发送至所述audio jack控制电路,所述audio jack控制电路根据audio jack插座插入状态信号产生第一控制信号并发送至所述复位信号产生电路,所述usb侦测电路根据usb插座插入状态产生usb侦测信号并发送至所述复位信号产生电路,所述复位信号产生电路接受所述第一控制信号以及USB侦测信号的控制产生复位信号并输出。
进一步的,所述audio jack侦测电路包括第一开关,所述第一开关连接在第一电源与地端之间,所述第一开关的控制信号输入端通过分压电路连接在电池电压与audiojack插座的侦测端之间,所述第一开关的控制信号输出端与所述audio jack控制电路连接。
进一步的,所述audio jack插座为常闭型插座时,所述audio jack插座的侦测端与所述分压电路之间还连接有反相器。
进一步的,所述第一开关包括第一NMOS管,所述分压电路包括相串联的第一电阻和第二电阻,所述第一电阻和第二电阻连接在电池电压与audio jack插座的侦测端之间,所述第一NMOS管的栅极连接在所述第一电阻和第二电阻之间,所述第一NMOS管的漏极其中一路与所述第一电源连接,另外一路与所述audio jack控制电路连接,所述第一NMOS管的源极与地端连接。
进一步的,所述audio jack控制电路包括第三开关,所述第三开关连接在第二电源与地端之间,所述第三开关的控制信号输入端与所述audio jack侦测电路连接,所述第三开关的控制信号输出端与所述复位信号产生电路连接。
进一步的,所述第三开关包括第三NMOS管,所述第三NMOS管的 栅极与所述audiojack控制电路连接,所述第三NMOS管的 漏极的其中一路与所述第二电源连接,另外一路与所述复位信号产生电路连接用于向其输入第一控制信号,所述第三NMOS管的源极与地端连接。
进一步的,所述复位信号产生电路包括第二开关,所述第二开关的一端与第二电源连接,另外一端与所述第三开关的控制信号输出端连接,连接在第二电源与地端之间,所述第二开关的控制信号输入端与所述usb侦测电路连接。
进一步的,所述第二开关包括第二NMOS管,所述第二NMOS管的栅极与所述usb侦测电路连接,所述第二NMOS管的漏极其中一路用于输出复位信号,另外一路与第二电源连接,所述第二NMOS管的源极与所述第三开关的控制信号输出端连接。
进一步的,所述audio jack侦测电路与所述audio jack控制电路之间还设置有延时电路。
进一步的,所述usb侦测电路包括第三电阻,所述第三电阻一端与usb插座的电源端连接,另外一端与所述复位信号产生电路连接。
与现有技术相比,本实用新型的优点和积极效果是:本实用新型的复位电路,通过侦测audio jack插座的插入状态和usb插座的插入状态对电子设备进行复位控制,避免了专门设置复位按键而导致占用空间大的技术问题,不会增加结构的复杂性,设计利用率高,可用性强。同时无需共用其他功能按键,因此可以避免用户触发按键时长把握不准确而导致的误操作问题。
结合附图阅读本实用新型实施方式的详细描述后,本实用新型的其他特点和优点将变得更加清楚。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本实用新型所提出的复位电路的一种实施例原理方框图;
图2是本实用新型所提出的复位电路的一种实施例电路原理图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
实施例一,本实施例提出了一种复位电路,包括audio jack侦测电路、usb侦测电路、audio jack控制电路以及复位信号产生电路,audio jack侦测电路用于侦测audiojack插座插入状态,也即是否有3.5jack插入audio jack插座,usb侦测电路用于侦测usb插座插入状态,也即是否有usb插头插入usb插座,可以理解的,本复位电路所应用的电子设备要求具有audio jack插座以及usb插座,audio jack侦测电路将侦测的audio jack插座插入状态信号发送至audio jack控制电路,audio jack控制电路根据audio jack插座插入状态信号产生第一控制信号并发送至复位信号产生电路,usb侦测电路根据usb插座插入状态产生usb侦测信号并发送至复位信号产生电路,复位信号产生电路接受第一控制信号以及USB侦测信号的控制产生复位信号并输出。复位信号的接收端可以为主芯片,根据复位信号控制是否复位,也即当复位信号有效时,则执行复位,无效时,则不执行复位。本实施例的复位电路,通过侦测audio jack插座的插入状态和usb插座的插入状态对电子设备进行复位控制,避免了专门设置复位按键而导致占用空间大的技术问题,由于利用已有的audiojack插座以及usb插座,不会增加结构的复杂性,设计利用率高,可用性强。同时无需共用其他功能按键,因此可以避免用户触发按键时长把握不准确而导致的误操作问题。在侦测到同时插入3.5jack以及usb插头时执行复位控制,因为正常使用时两者同时插入的情况很少发生,因此,可以避免误操作的情况发生。
audio jack插座也即常规使用的耳机插孔,目前较多采用3.5jack,audio jack插座至少具有侦测 pin脚、左声道pin脚、右声道pin脚以及地端pin脚,audio jack插座包括常开型和常闭型两种,常开型audio jack插座在没有3.5jack插入时,其侦测端与地端断开,在有3.5jack插入时,其侦测端与地端连接,常闭型audio jack插座在没有3.5jack插入时,其侦测端与地端连接,反之其侦测端与地端断开,audio jack侦测电路包括第一开关,第一开关连接在第一电源与地端之间,第一开关的控制信号输入端通过分压电路连接在电池电压与audio jack插座的地端之间,第一开关的控制信号输出端与audio jack控制电路连接。无论是常开型还是常闭型audio jack插座,其侦测端在不同的插入状态下输出的电平不同,利用该原理,用于控制第一开关的导通状态,第一开关的导通状态进而控制audiojack控制电路,用于产生第一控制信号并发送至复位信号产生电路。
本实施例中以audio jack插座采用常开型插座为例进行说明,如图2所示,本实施例中的audio jack插座J1为常开型插座,第一开关包括第一NMOS管Q1,分压电路包括相串联的第一电阻R1和第二电阻R2,第一电阻R1和第二电阻R2连接在电池电压VBAT与audiojack插座的侦测端(对应图2中的第4管脚)之间,第一NMOS管Q1的栅极连接在第一电阻R1和第二电阻R2之间,第一NMOS管Q1的漏极其中一路与第一电源3.3V_LDO连接,另外一路与audio jack控制电路连接,第一NMOS管Q1的源极与地端连接。本第一开关的工作原理是:在没有3.5jack插入时,其侦测端与地端断开,R1和R2电阻不存在分压,第一NMOS管Q1的栅极为高电平,因此Q1导通,此时输入至audio jack控制电路的audio jack插座插入状态信号为低电平信号,表示未插入,反之,当3.5jack插入时,其侦测端与地端连接,第一NMOS管Q1的栅极为低电平,Q1截止,此时输入至audio jack控制电路的audio jack插座插入状态信号为高电平信号,表示3.5jack插入。
需要说明的是,当audio jack插座为常闭型插座时,audio jack插座的地端与分压电路之间还连接有反相器。
audio jack控制电路包括第三开关,第三开关连接在第二电源1VB_BUCK与地端之间,第三开关的控制信号输入端与audio jack侦测电路连接,用于接收audio jack插座插入状态信号,第三开关的控制信号输出端与复位信号产生电路连接。第三开关根据audiojack插座插入状态信号产生第一控制信号,并发送至复位信号产生电路。
优选的,第三开关包括第三NMOS管Q3,第三NMOS管Q3的栅极与audio jack控制电路连接,第三NMOS管Q3的漏极的其中一路与第二电源1VB_BUCK连接,另外一路与复位信号产生电路连接用于向其输入第一控制信号,第三NMOS管Q3的源极与地端连接。当audiojack控制电路向第三NMOS管Q3的栅极输入的信号为低电平信号(对应3.5jack未插入)时,第三NMOS管Q3截止,向复位信号产生电路输出高电平的第一控制信号。当audio jack控制电路向第三NMOS管Q3的栅极输入的信号为高电平信号(对应3.5jack插入)时,第三NMOS管Q3导通,向复位信号产生电路输出低电平的第一控制信号。
复位信号产生电路包括第二开关, 第二开关的一端与第二电源1VB_BUCK连接,另外一端与第三开关Q3的控制信号输出端连接,连接在第二电源与地端之间,第二开关的控制信号输入端与usb侦测电路连接。第二开关受第一控制信号和usb侦测信号的控制产生复位信号。
如图2所示,第二开关包括第二NMOS管Q2,第二NMOS管Q2的栅极与usb侦测电路连接,第二NMOS管Q2的漏极其中一路用于输出复位信号RSTB_BT,另外一路与第二电源1VB_BUCK连接,第二NMOS管的源极与第三开关的控制信号输出端连接。当3.5jack未插入时,第三NMOS管Q3截止,向复位信号产生电路输出高电平的第一控制信号,此时第二NMOS管Q2截止,输出复位信号RSTB_BT为高电平,为无效的复位信号,反之,当3.5jack插入时,第三NMOS管Q3导通,向复位信号产生电路输出低电平的第一控制信号,若同时第二NMOS管Q2的栅极接收到高电平的usb侦测信号,此时第二NMOS管Q2导通,输出复位信号RSTB_BT为低电平,为有效的复位信号。
为了提高复位电路的稳定性,audio jack侦测电路与audio jack控制电路之间还设置有延时电路。插入3.5jack插入时,信号经过延时电路进行延时后,audio jack插座插入状态信号发送至audio jack控制电路,当同时插入USB后,复位引脚输出低电平,电子设备开始复位,可以达到稳定复位的技术效果。
如图2所示,延时电路包括第四电阻R4以及一端与第四电阻R4连接,另外一端与地端连接的两个电容C1和C2,能够将信号延时传递。
第四电阻R4的两端还并联有第一二极管D1,第一二极管D1由audio jack控制电路至audio jack侦测电路单向导通,可以起到防止来自于audio jack的大电流信号传递至主控芯片而损坏主芯片的作用。
usb侦测电路包括第三电阻R3,第三电阻R3一端与usb插座的电源端VCHG连接,另外一端与复位信号产生电路连接,也即,与第二三极管Q2的栅极连接,当usb插头插入时,usb侦测电路向第二三极管Q2的栅极输出高电平,若此时第二三极管Q2的源极为低电平,可控制第二三极管Q2导通,因此其漏极可输出低电平的复位信号。
当然,上述说明并非是对本实用新型的限制,本实用新型也并不仅限于上述举例,本技术领域的普通技术人员在本实用新型的实质范围内所做出的变化、改型、添加或替换,也应属于本实用新型的保护范围。
Claims (10)
1.一种复位电路,其特征在于:包括用于侦测audio jack插座插入状态的audio jack侦测电路、用于侦测usb插座插入状态的usb侦测电路、audio jack控制电路以及复位信号产生电路,所述audio jack侦测电路将侦测的audio jack插座插入状态信号发送至所述audio jack控制电路,所述audio jack控制电路根据audio jack插座插入状态信号产生第一控制信号并发送至所述复位信号产生电路,所述usb侦测电路根据usb插座插入状态产生usb侦测信号并发送至所述复位信号产生电路,所述复位信号产生电路接受所述第一控制信号以及USB侦测信号的控制产生复位信号并输出。
2.根据权利要求1所述的复位电路,其特征在于:所述audio jack侦测电路包括第一开关,所述第一开关连接在第一电源与地端之间,所述第一开关的控制信号输入端通过分压电路连接在电池电压与audio jack插座的侦测端之间,所述第一开关的控制信号输出端与所述audio jack控制电路连接。
3.根据权利要求2所述的复位电路,其特征在于:所述audio jack插座为常闭型插座时,所述audio jack插座的侦测端与所述分压电路之间还连接有反相器。
4.根据权利要求2所述的复位电路,其特征在于:所述第一开关包括第一NMOS管,所述分压电路包括相串联的第一电阻和第二电阻,所述第一电阻和第二电阻连接在电池电压与audio jack插座的侦测端之间,所述第一NMOS管的栅极连接在所述第一电阻和第二电阻之间,所述第一NMOS管的漏极其中一路与所述第一电源连接,另外一路与所述audio jack控制电路连接,所述第一NMOS管的源极与地端连接。
5.根据权利要求1所述的复位电路,其特征在于:所述audio jack控制电路包括第三开关,所述第三开关连接在第二电源与地端之间,所述第三开关的控制信号输入端与所述audio jack侦测电路连接,所述第三开关的控制信号输出端与所述复位信号产生电路连接。
6.根据权利要求5所述的复位电路,其特征在于:所述第三开关包括第三NMOS管,所述第三NMOS管的 栅极与所述audio jack控制电路连接,所述第三NMOS管的 漏极的其中一路与所述第二电源连接,另外一路与所述复位信号产生电路连接用于向其输入第一控制信号,所述第三NMOS管的源极与地端连接。
7.根据权利要求5所述的复位电路,其特征在于:所述复位信号产生电路包括第二开关,所述第二开关的一端与第二电源连接,另外一端与所述第三开关的控制信号输出端连接,连接在第二电源与地端之间,所述第二开关的控制信号输入端与所述usb侦测电路连接。
8.根据权利要求7所述的复位电路,其特征在于:所述第二开关包括第二NMOS管,所述第二NMOS管的栅极与所述usb侦测电路连接,所述第二NMOS管的漏极其中一路用于输出复位信号,另外一路与第二电源连接,所述第二NMOS管的源极与所述第三开关的控制信号输出端连接。
9.根据权利要求1-8任一项所述的复位电路,其特征在于:所述audio jack侦测电路与所述audio jack控制电路之间还设置有延时电路。
10.根据权利要求1-8任一项所述的复位电路,其特征在于:所述usb侦测电路包括第三电阻,所述第三电阻一端与usb插座的电源端连接,另外一端与所述复位信号产生电路连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920290055.9U CN209358512U (zh) | 2019-03-07 | 2019-03-07 | 一种复位电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920290055.9U CN209358512U (zh) | 2019-03-07 | 2019-03-07 | 一种复位电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN209358512U true CN209358512U (zh) | 2019-09-06 |
Family
ID=67804053
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201920290055.9U Active CN209358512U (zh) | 2019-03-07 | 2019-03-07 | 一种复位电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN209358512U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114675732A (zh) * | 2022-03-15 | 2022-06-28 | 深圳市豪恩声学股份有限公司 | 复位电路、电子设备及复位系统 |
-
2019
- 2019-03-07 CN CN201920290055.9U patent/CN209358512U/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114675732A (zh) * | 2022-03-15 | 2022-06-28 | 深圳市豪恩声学股份有限公司 | 复位电路、电子设备及复位系统 |
CN114675732B (zh) * | 2022-03-15 | 2023-12-12 | 深圳市豪恩声学股份有限公司 | 复位电路、电子设备及复位系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106208260B (zh) | 一种充电电路、数据线以及充电接口 | |
CN101576767B (zh) | 主板供电电路 | |
CN102981425A (zh) | 一种开关机电路 | |
CN203859558U (zh) | 电子设备及其对外充电电路 | |
CN209134375U (zh) | 一种开关机复位电路 | |
CN203590185U (zh) | 一种智能终端的开机复位一键化电路 | |
CN209358512U (zh) | 一种复位电路 | |
CN206557712U (zh) | 一种硬件复位电路 | |
CN109412568A (zh) | 一种开关机复位电路 | |
CN103713912B (zh) | 一种计算机自动开机电路 | |
CN105577858A (zh) | 一种通讯终端插入sim卡后的自动开机电路 | |
CN106849921B (zh) | 一种硬件复位电路及电子产品 | |
CN103376748A (zh) | 电子设备 | |
CN104882926A (zh) | 一种充电指示电路及移动终端 | |
CN102291558B (zh) | 一种电视机及其复位系统 | |
CN105207279A (zh) | 充放电电路和移动终端 | |
CN110190841A (zh) | Io端口复用控制电路以及电子设备 | |
CN203840386U (zh) | 一种通讯终端插入sim卡后的自动开机电路 | |
CN204925990U (zh) | 一种移动终端的强制关机电路 | |
CN205721214U (zh) | 一种智能豆浆机用控制电路 | |
CN204633734U (zh) | 一种充电器插入复位电路及智能手环 | |
CN104935842B (zh) | 待机电路、待机电路的控制方法及电视系统 | |
CN107809229A (zh) | 一种多按键组合硬件复位电路及电子产品 | |
CN210157162U (zh) | 一种实现硬件复位的按键组合电路 | |
CN209184282U (zh) | 一种充电保护电路及电子产品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |