CN209313814U - 一种磁信号检测时序控制电路 - Google Patents

Abstract

本实用新型公开了一种磁信号检测时序控制电路，顺序脉冲产生器对时钟信号分频计数，并产生一组顺序脉冲信号；非重叠时钟产生器产生霍尔片正交电流法的控制信号发送至霍尔片和逻辑运算单元；逻辑运算单元生成检测使能EN信号发送至斩波放大器和比较器，生成选择信号EN_REF发送至斩波放大器参考电压；当检测使能EN信号为高电平时，将霍尔开关芯片置于工作状态；当检测使能EN信号为低电平时，将霍尔开关芯片睡眠。本实用新型一种磁信号检测时序控制电路，使得磁开关芯片检测磁信号时不区分磁场的极性，方便磁铁的安装，并且芯片采用周期性的工作‑睡眠方式，有效降低系统的功耗。

Description

一种磁信号检测时序控制电路

技术领域

本实用新型涉及传感器控制电路领域，具体涉及一种磁信号检测时序控制电路。

背景技术

霍尔开关芯片是根据霍尔效应制作的一种磁场传感器。1879年霍尔在研究金属的导电机理时发现，当一外加磁场垂直通过于导体电流方向时，载流子发生偏转，垂直于电流和磁场的方向会产生一附加电场，从而在导体的两端产生电势差，这一现象就是霍尔效应，这个电势差也被称为霍尔电势差。后来人们发现半导体的霍尔效应比金属强得多，利用这一现象制作的霍尔传感器得到了广泛的应用。

由于霍尔开关芯片中由霍尔元件得到的霍尔电压是很微弱的，如果霍尔元件的失调电压和霍尔电压相差不大，则会对芯片的整个性能造成十分严重的影响，甚至会使霍尔开关芯片失效。因此，消除失调电压是设计霍尔元件所必须考虑和解决的问题。另外霍尔开关芯片是用于检测磁场的有或无，只要响应灵敏，实时的检测并非必要。

现有技术中，霍尔开关芯片通常长时间持续工作，从而提高整体设备的功耗，进而降低了霍尔开关芯片寿命。

实用新型内容

本实用新型所要解决的技术问题是霍尔开关芯片通常长时间持续工作，从而提高整体设备的功耗，进而降低了霍尔开关芯片寿命，目的在于提供一种磁信号检测时序控制电路，解决上述问题。

本实用新型通过下述技术方案实现：

一种磁信号检测时序控制电路，包括依次连接的顺序脉冲产生器、非重叠时钟产生器和逻辑运算单元；且顺序脉冲产生器连接于逻辑运算单元；所述非重叠时钟产生器连接于霍尔片，所述逻辑运算单元连接于斩波放大器、放大器、参考电压和采样脉冲；所述顺序脉冲产生器接入振荡器输出的时钟信号，对时钟信号分频计数，并产生一组顺序脉冲信号；所述非重叠时钟产生器接收顺序脉冲信号并产生霍尔片正交电流法的控制信号发送至霍尔片和逻辑运算单元；所述逻辑运算单元接收顺序脉冲信号、振荡器输出的时钟信号和非重叠时钟产生器产生的控制信号，并生成检测使能EN信号发送至斩波放大器和比较器，生成选择信号EN_REF发送至斩波放大器参考电压；所述逻辑运算单元还输出比较器判别输出的采样脉冲信号；当检测使能EN信号为高电平时，将霍尔开关芯片置于工作状态；当检测使能EN信号为低电平时，将霍尔开关芯片睡眠。

本实用新型应用时，本实用新型主要应用于对霍尔开关芯片及其配套的斩波放大器、参考电压、比较器等器件进行控制，振荡器产生标准时钟信号，顺序脉冲产生器对标准时钟信号分频计数，并生成一组顺序脉冲信号，这里所述的一组顺序脉冲信号是指一组在时间上有先后顺序的脉冲信号，这种顺序脉冲信号可以用来进行后续生成各种控制信号；而非重叠时钟产生器在收到顺序脉冲信号后，对顺序脉冲信号进行一系列的逻辑运算，产生霍尔片正交电流法的控制信号，正交电流法生成的控制信号为两条，这两条信号相互正交，在霍尔片正交电流法的控制信号的作用下，霍尔片检测磁场的方向发生周期性变化。

逻辑运算单元生成检测使能EN信号，检测使能EN信号用于对霍尔开关芯片及其配套器件进行工作-睡眠控制，在当检测使能EN信号为高电平时，将霍尔开关芯片置于工作状态；当检测使能EN信号为低电平时，将霍尔开关芯片睡眠。而逻辑运算单元生成的选择信号EN_REF用于控制斩波放大器参考电压的采样控制。逻辑运算单元输出的比较器判别输出采样脉冲信号用于对比较器输出结果进行采样，由于本实用新型中采用正交电流法生成的控制信号对霍尔片进行交变控制，从而使得在采样中可以实现在一次通电工作过程中就可以对霍尔片检测磁场的两个方向都进行采样，完成采样后通过检测使能EN信号将霍尔开关芯片睡眠，从而磁开关芯片检测磁信号时不区分磁场的极性，方便磁铁的安装，并且芯片采用周期性的工作-睡眠方式，有效降低系统的功耗。

进一步的，所述非重叠时钟产生器产生的霍尔片正交电流法控制信号为两路信号：CTR1和CTR2；在检测使能EN信号期间，所述CTR1和CTR2互为高电平不重叠时钟；所述逻辑运算单元输出的比较器判别输出采样脉冲信号为三路：SH1、SH2和SH_OUT；以所述振荡器输出的时钟信号中五个连续周期作为一个工作循环，所述工作循环包括连续的T1周期、T2周期、T3周期、T4周期和T5周期；所述T1和T3周期内，EN信号、EN_REF信号、SH1信号、SH2信号和SH_OUT信号为高电平；所述T2周期内，EN信号、SH2信号和SH_OUT信号为高电平，EN_REF信号和SH1信号为低电平；所述T4周期内，EN信号、SH1信号和SH_OUT信号为高电平，EN_REF信号和SH2信号为低电平；所述T5周期内，SH1信号和SH2信号为高电平，EN信号、EN_REF信号和SH_OUT信号为低电平。

本实用新型应用时，CTR1和CTR2互为高电平不重叠时钟，使得CTR1和CTR2不会同时出现高电平，避免了霍尔片出现两个输入端同时接入高电平的情况出现，从而保证了霍尔片的使用安全；在工作过程中：

在T1周期内CTR1处于高电平，而CTR2处于低电平，此时检测的磁场为一个方向，例如N/S方向，而对霍尔片上产生的电信号进行第一次采样，同时EN_REF信号为高电平，所以对参考电压信号也进行第一次采样；

T2周期内CTR1处于低电平，而CTR2的部分时序处于高电平，此时检测的磁场方向和T1时刻相同，例如N/S方向，继续对霍尔片上产生的电信号进行第一次采样，同时EN_REF信号为低电平，参考电压采样关闭；由SH1的上升沿对比较器的结果进行采样，结果送第一寄存器；

T3周期内CTR1处于低电平，而CTR2的部分时序处于高电平，由于CTR2和CTR1的波形关系变化，所以此时检测的磁场方向和T1时刻相反，例如S/N方向，此时对霍尔片上产生的电信号进行第二次采样，同时EN_REF信号为高电平，所以对参考电压信号也进行第二次采样；

T4周期内CTR1处于高电平，而CTR2处于低电平，此时检测的磁场方向和T1时刻相反，例如S/N方向，继续对霍尔片上产生的电信号进行第二次采样，同时EN_REF信号为低电平，参考电压采样关闭；由SH2的上升沿对比较器的结果进行采样，结果送输出第二寄存器；

T5周期内EN信号为低电平，霍尔开关芯片关闭，由SH_OUT的上升沿对第二寄存器中的结果进行最终采样，输出结果送输出驱动器。至此一个工作循环结束，进入睡眠直至下一个工作循环。

本实用新型通过对上述时序的设计，进一步的实现了对霍尔片两个方向磁场的检测，并且在工作循环结束时进入睡眠，降低了功耗。

进一步的，所述顺序脉冲产生器包括单脉冲产生器和级联的多个触发器；所述级联的多个触发器的级联方式为每一级触发器的D端连接于上一级触发器的Q端直至首级触发器；所述首级触发器的D端连接单脉冲产生器的输出端，且单脉冲产生器的输入端和所有触发器的CK端均接入振荡器输出的时钟信号；所述单脉冲产生器输出端的输出信号和所有触发器Q端的输出信号构成一组顺序脉冲信号。

本实用新型应用时，为了产生一组顺序脉冲信号，所以本申请进行这种数字电路结构设计用来生成顺序脉冲信号。

进一步的，所述顺序脉冲产生器产生一组顺序脉冲信号Q1、Q2、Q3、Q4；所述非重叠时钟产生器包括依次连接的反相器I1、缓冲器I2、与非门I3、反相器I4、缓冲器I5、或非门I6、反相器I7、反相器I8、缓冲器I9、与非门I10、反相器I11、缓冲器I12、或非门I13和反相器I14，且反相器I14的输出端连接反相器I1的输入端；所述缓冲器I2的输出端接与非门I3的一个输入端，且与非门I3的另一个输入端接脉冲信号Q2，与非门I3的输出端接反相器I4的输入端；所述缓冲器I5的输出端接或非门I6的一个输入端，且或非门I6的另一个输入端接脉冲信号Q3，或非门I6的输出端接反相器I7的输入端；所述缓冲器I9的输出端接与非门I10的一个输入端，且与非门I10的另一个输入端接脉冲信号Q4，与非门I10的输出端接反相器I11的输入端；所述缓冲器I12的输出端接或非门I13的一个输入端，且或非门I13的另一个输入端接脉冲信号Q1，或非门I13的输出端接反相器I14的输入端；所述反相器I7的输入端输出CTR1信号，所述反相器I14的输入端输出CTR2信号。

本实用新型应用时，为了实现正交电流法且互为高电平不重叠时钟的CTR1和CTR2信号，所以本实用新型做上述结构设计，本实用新型在结构中创造性的引入了多组由反相器和缓冲器串联组成的结构，最终达到了所需CTR1和CTR2信号的目的。

进一步的，所述顺序脉冲产生器产生一组顺序脉冲信号Q0、Q1、Q2、Q3、Q4、Q5；所述逻辑运算单元包括依次连接的四输入或非门L1、反相器L2、反相缓冲器L3、或非门L4、反相器L5、触发器L6、或非门L7和反相器L8；所述四输入或非门L1的四个输入端分别接入Q0信号、Q1信号、Q2信号和Q3信号，且四输入或非门L1的输出端接反相器L2的输入端；所述或非门L4的一个输入端接反相器L2的输出端，或非门L4的另一个输入端接反相缓冲器L3的输出端，且所述反相器L2的输出端接反相缓冲器L3的输入端，所述或非门L4的输出端接触发器L6的D端，且触发器L6的CK端接入振荡器输出的时钟信号；所述触发器L6的Q端接或非门L7的一个输入端，且或非门L7的另一个输入端接入CTR2信号，且或非门L7的输出端接反相器L8的输入端，所述反相器L8的输出端输出检测使能EN信号；所述逻辑运算单元还包括或非门L9、反相器L10、反相器L11、反相器L12和反相器L13；所述或非门L9的一个输入端接入Q1信号，或非门L9的另一个输入端接入Q3信号；所述或非门L9的输出端接反相器L10的输入端，所述反相器L10的输出端输出选择信号EN_REF；所述反相器L11的输入端接入Q2信号，所述反相器L11的输出端输出SH1信号；所述反相器L12的输入端接入Q4信号，所述反相器L12的输出端输出SH2信号；所述反相器L13的输入端接入Q5信号，所述反相器L13的输出端输出SH_OUT信号。

本实用新型应用时，逻辑运算单元的设计是本实用新型的重要组成部分，逻辑运算单元的输出信号不但要进行芯片控制，还需要输出采样脉冲，所以本实用新型做了上述的数字电路结构设计，通过对脉冲信号的多次逻辑运算，可以达到所需要的效果。

一种磁信号检测时序控制方法，包括以下步骤：根据标准时钟信号生成一组顺序脉冲信号；根据顺序脉冲信号产生霍尔片正交电流法的控制信号CTR1和CTR2，且CTR1和CTR2作为控制霍尔元件的两相正交开关信号；以振荡器输出的时钟信号中多个连续周期作为一个工作循环，在一个工作循环内，CTR1至少出现两次高电平；在一个工作循环中，对霍尔片上产生的电信号进行至少两次采样，且每次采样至少包括一次CTR1的高电平；在一个工作循环尾部一个或多个周期内将霍尔开关芯片进入睡眠直至下一个工作循环。

本实用新型应用时，本实用新型主要应用于对霍尔开关芯片及其配套的斩波放大器、参考电压、比较器等器件进行控制。本实用新型中采用正交电流法生成的控制信号对霍尔片进行交变控制，在一个工作循环内，CTR1至少出现两次高电平；在一个工作循环中，对霍尔片上产生的电信号进行至少两次采样，且每次采样至少包括一次CTR1的高电平，这样就使得在采样中可以实现在一次通电工作过程中就可以对霍尔片检测磁场的两个方向都进行采样，完成采样后通过检测使能EN信号将霍尔开关芯片睡眠，从而磁开关芯片检测磁信号时不区分磁场的极性，方便磁铁的安装，并且芯片采用周期性的工作-睡眠方式，有效降低系统的功耗。

进一步的，所述顺序脉冲信号的周期根据霍尔开关芯片的工作-睡眠周期中包含的基本时钟周期数量得出；所述顺序脉冲信号的宽度根据霍尔开关芯片的采样时间中包含的基本时钟周期数量得出。

进一步的，以所述振荡器输出的时钟信号中五个连续周期作为一个工作循环，所述工作循环包括连续的T1周期、T2周期、T3周期、T4周期和T5周期；在T1周期内霍尔片上产生的电信号和参考电压信号分别进行第一次采样；在T2周期内对霍尔片上产生的电信号采样，并关闭参考电压的采样，在T2周期内对比较器的结果进行采样，结果送第一寄存器；在T3周期内对霍尔片上产生的电信号和参考电压信号分别进行第二次采样；在T4周期内对霍尔片上产生的电信号采样，关闭参考电压的采样，并对比较器的结果进行采样，结果送输出第二寄存器；在T5周期内对第二寄存器中的结果进行最终采样，输出结果送输出驱动器。

本实用新型应用时，在工作过程中：

在T1周期内CTR1处于高电平，而CTR2处于低电平，此时检测的磁场为一个方向，例如N/S方向，而对霍尔片上产生的电信号进行第一次采样，同时EN_REF信号为高电平，所以对参考电压信号也进行第一次采样；

T2周期内CTR1处于低电平，而CTR2的部分时序处于高电平，此时检测的磁场方向和T1时刻相同，例如N/S方向，继续对霍尔片上产生的电信号进行第一次采样，同时EN_REF信号为低电平，参考电压采样关闭；由SH1的上升沿对比较器的结果进行采样，结果送第一寄存器；

T3周期内CTR1处于低电平，而CTR2的部分时序处于高电平，由于CTR2和CTR1的波形关系变化，所以此时检测的磁场方向和T1时刻相反，例如S/N方向，此时对霍尔片上产生的电信号进行第二次采样，同时EN_REF信号为高电平，所以对参考电压信号也进行第二次采样；

T4周期内CTR1处于高电平，而CTR2处于低电平，此时检测的磁场方向和T1时刻相反，例如S/N方向，继续对霍尔片上产生的电信号进行第二次采样，同时EN_REF信号为低电平，参考电压采样关闭；由SH2的上升沿对比较器的结果进行采样，结果送输出第二寄存器；

T5周期内EN信号为低电平，霍尔开关芯片关闭，由SH_OUT的上升沿对第二寄存器中的结果进行最终采样，输出结果送输出驱动器。至此一个工作循环结束，进入睡眠直至下一个工作循环。

进一步的，霍尔开关芯片的检测使能信号为EN信号，且EN信号根据顺序脉冲信号得出；当EN信号高电平时，霍尔开关芯片置于工作状态；当EN信号高电平时，霍尔开关芯片置于睡眠状态。

进一步的，当EN信号高电平期间CTR1和CTR2互为高电平不重叠时钟。

本实用新型应用时，CTR1和CTR2互为高电平不重叠时钟，使得CTR1和CTR2不会同时出现高电平，避免了霍尔片出现两个输入端同时接入高电平的情况出现，从而保证了霍尔片的使用安全和磁场检测的准确性。

本实用新型与现有技术相比，具有如下的优点和有益效果：

本实用新型一种磁信号检测时序控制电路，使得在采样中可以实现在一次通电工作过程中就可以对霍尔片检测磁场的两个方向都进行采样，完成采样后通过检测使能EN信号将霍尔开关芯片睡眠，从而磁开关芯片检测磁信号时不区分磁场的极性，方便磁铁的安装，并且芯片采用周期性的工作-睡眠方式，有效降低系统的功耗。

附图说明

此处所说明的附图用来提供对本实用新型实施例的进一步理解，构成本申请的一部分，并不构成对本实用新型实施例的限定。在附图中：

图1为本实用新型应用于霍尔开关片示意图；

图2为本实用新型芯片时序控制电路架构图；

图3为本实用新型结构示意图；

图4为本实用新型顺序脉冲产生器结构示意图；

图5为本实用新型非重叠时钟产生器结构示意图；

图6为本实用新型逻辑运算单元结构示意图；

图7为本实用新型芯片工作时序波形图；

图8为本实用新型顺序脉冲序列波形图；

图9为本实用新型非重叠时钟波形图。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本实用新型作进一步的详细说明，本实用新型的示意性实施方式及其说明仅用于解释本实用新型，并不作为对本实用新型的限定。

实施例1

如图1～3所示，本实用新型一种磁信号检测时序控制电路，包括依次连接的顺序脉冲产生器、非重叠时钟产生器和逻辑运算单元；且顺序脉冲产生器连接于逻辑运算单元；所述非重叠时钟产生器连接于霍尔片，所述逻辑运算单元连接于斩波放大器、放大器、参考电压和采样脉冲；所述顺序脉冲产生器接入振荡器输出的时钟信号，对时钟信号分频计数，并产生一组顺序脉冲信号；所述非重叠时钟产生器接收顺序脉冲信号并产生霍尔片正交电流法的控制信号发送至霍尔片和逻辑运算单元；所述逻辑运算单元接收顺序脉冲信号、振荡器输出的时钟信号和非重叠时钟产生器产生的控制信号，并生成检测使能EN信号发送至斩波放大器和比较器，生成选择信号EN_REF发送至斩波放大器参考电压；所述逻辑运算单元还输出比较器判别输出的采样脉冲信号；当检测使能EN信号为高电平时，将霍尔开关芯片置于工作状态；当检测使能EN信号为低电平时，将霍尔开关芯片睡眠。

本实施例实施时，本实用新型主要应用于对霍尔开关芯片及其配套的斩波放大器、参考电压、比较器等器件进行控制，振荡器产生标准时钟信号，顺序脉冲产生器对标准时钟信号分频计数，并生成一组顺序脉冲信号，这里所述的一组顺序脉冲信号是指一组在时间上有先后顺序的脉冲信号，这种顺序脉冲信号可以用来进行后续生成各种控制信号；而非重叠时钟产生器在收到顺序脉冲信号后，对顺序脉冲信号进行一系列的逻辑运算，产生霍尔片正交电流法的控制信号，正交电流法生成的控制信号为两条，这两条信号相互正交，在霍尔片正交电流法的控制信号的作用下，霍尔片检测磁场的方向发生周期性变化。

逻辑运算单元生成检测使能EN信号，检测使能EN信号用于对霍尔开关芯片及其配套器件进行工作-睡眠控制，在当检测使能EN信号为高电平时，将霍尔开关芯片置于工作状态；当检测使能EN信号为低电平时，将霍尔开关芯片睡眠。而逻辑运算单元生成的选择信号EN_REF用于控制斩波放大器参考电压的采样控制。逻辑运算单元输出的比较器判别输出采样脉冲信号用于对比较器输出结果进行采样，由于本实用新型中采用正交电流法生成的控制信号对霍尔片进行交变控制，从而使得在采样中可以实现在一次通电工作过程中就可以对霍尔片检测磁场的两个方向都进行采样，完成采样后通过检测使能EN信号将霍尔开关芯片睡眠，从而磁开关芯片检测磁信号时不区分磁场的极性，方便磁铁的安装，并且芯片采用周期性的工作-睡眠方式，有效降低系统的功耗。

实施例2

如图7～9所示，本实施例在实施例1的基础上，所述非重叠时钟产生器产生的霍尔片正交电流法控制信号为两路信号：CTR1和CTR2；在检测使能EN信号期间，所述CTR1和CTR2互为高电平不重叠时钟；所述逻辑运算单元输出的比较器判别输出采样脉冲信号为三路：SH1、SH2和SH_OUT；以所述振荡器输出的时钟信号中五个连续周期作为一个工作循环，所述工作循环包括连续的T1周期、T2周期、T3周期、T4周期和T5周期；所述T1和T3周期内，EN信号、EN_REF信号、SH1信号、SH2信号和SH_OUT信号为高电平；所述T2周期内，EN信号、SH2信号和SH_OUT信号为高电平，EN_REF信号和SH1信号为低电平；所述T4周期内，EN信号、SH1信号和SH_OUT信号为高电平，EN_REF信号和SH2信号为低电平；所述T5周期内，SH1信号和SH2信号为高电平，EN信号、EN_REF信号和SH_OUT信号为低电平。

本实施例实施时，CTR1和CTR2互为高电平不重叠时钟，使得CTR1和CTR2不会同时出现高电平，避免了霍尔片出现两个输入端同时接入高电平的情况出现，从而保证了霍尔片的使用安全；在工作过程中：

在T1周期内CTR1处于高电平，而CTR2处于低电平，此时检测的磁场为一个方向，例如N/S方向，而对霍尔片上产生的电信号进行第一次采样，同时EN_REF信号为高电平，所以对参考电压信号也进行第一次采样；

T2周期内CTR1处于低电平，而CTR2的部分时序处于高电平，此时检测的磁场方向和T1时刻相同，例如N/S方向，继续对霍尔片上产生的电信号进行第一次采样，同时EN_REF信号为低电平，参考电压采样关闭；由SH1的上升沿对比较器的结果进行采样，结果送第一寄存器；

T3周期内CTR1处于低电平，而CTR2的部分时序处于高电平，由于CTR2和CTR1的波形关系变化，所以此时检测的磁场方向和T1时刻相反，例如S/N方向，此时对霍尔片上产生的电信号进行第二次采样，同时EN_REF信号为高电平，所以对参考电压信号也进行第二次采样；

T4周期内CTR1处于高电平，而CTR2处于低电平，此时检测的磁场方向和T1时刻相反，例如S/N方向，继续对霍尔片上产生的电信号进行第二次采样，同时EN_REF信号为低电平，参考电压采样关闭；由SH2的上升沿对比较器的结果进行采样，结果送输出第二寄存器；

T5周期内EN信号为低电平，霍尔开关芯片关闭，由SH_OUT的上升沿对第二寄存器中的结果进行最终采样，输出结果送输出驱动器。至此一个工作循环结束，进入睡眠直至下一个工作循环。

本实用新型通过对上述时序的设计，进一步的实现了对霍尔片两个方向磁场的检测，并且在工作循环结束时进入睡眠，降低了功耗。

实施例3

如图4所示，本实施例在实施例2的基础上，所述顺序脉冲产生器包括单脉冲产生器和级联的多个触发器；所述级联的多个触发器的级联方式为每一级触发器的D端连接于上一级触发器的Q端直至首级触发器；所述首级触发器的D端连接单脉冲产生器的输出端，且单脉冲产生器的输入端和所有触发器的CK端均接入振荡器输出的时钟信号；所述单脉冲产生器输出端的输出信号和所有触发器Q端的输出信号构成一组顺序脉冲信号。

本实施例实施时，为了产生一组顺序脉冲信号，所以本申请进行这种数字电路结构设计用来生成顺序脉冲信号。

实施例4

如图5所示，本实施例在实施例2的基础上，所述顺序脉冲产生器产生一组顺序脉冲信号Q1、Q2、Q3、Q4；所述非重叠时钟产生器包括依次连接的反相器I1、缓冲器I2、与非门I3、反相器I4、缓冲器I5、或非门I6、反相器I7、反相器I8、缓冲器I9、与非门I10、反相器I11、缓冲器I12、或非门I13和反相器I14，且反相器I14的输出端连接反相器I1的输入端；所述缓冲器I2的输出端接与非门I3的一个输入端，且与非门I3的另一个输入端接脉冲信号Q2，与非门I3的输出端接反相器I4的输入端；所述缓冲器I5的输出端接或非门I6的一个输入端，且或非门I6的另一个输入端接脉冲信号Q3，或非门I6的输出端接反相器I7的输入端；所述缓冲器I9的输出端接与非门I10的一个输入端，且与非门I10的另一个输入端接脉冲信号Q4，与非门I10的输出端接反相器I11的输入端；所述缓冲器I12的输出端接或非门I13的一个输入端，且或非门I13的另一个输入端接脉冲信号Q1，或非门I13的输出端接反相器I14的输入端；所述反相器I7的输入端输出CTR1信号，所述反相器I14的输入端输出CTR2信号。

本实施例实施时，为了实现正交电流法且互为高电平不重叠时钟的CTR1和CTR2信号，所以本实用新型做上述结构设计，本实用新型在结构中创造性的引入了多组由反相器和缓冲器串联组成的结构，最终达到了所需CTR1和CTR2信号的目的。

实施例5

如图6所示，本实施例在实施例2的基础上，所述顺序脉冲产生器产生一组顺序脉冲信号Q0、Q1、Q2、Q3、Q4、Q5；所述逻辑运算单元包括依次连接的四输入或非门L1、反相器L2、反相缓冲器L3、或非门L4、反相器L5、触发器L6、或非门L7和反相器L8；所述四输入或非门L1的四个输入端分别接入Q0信号、Q1信号、Q2信号和Q3信号，且四输入或非门L1的输出端接反相器L2的输入端；所述或非门L4的一个输入端接反相器L2的输出端，或非门L4的另一个输入端接反相缓冲器L3的输出端，且所述反相器L2的输出端接反相缓冲器L3的输入端，所述或非门L4的输出端接触发器L6的D端，且触发器L6的CK端接入振荡器输出的时钟信号；所述触发器L6的Q端接或非门L7的一个输入端，且或非门L7的另一个输入端接入CTR2信号，且或非门L7的输出端接反相器L8的输入端，所述反相器L8的输出端输出检测使能EN信号；所述逻辑运算单元还包括或非门L9、反相器L10、反相器L11、反相器L12和反相器L13；所述或非门L9的一个输入端接入Q1信号，或非门L9的另一个输入端接入Q3信号；所述或非门L9的输出端接反相器L10的输入端，所述反相器L10的输出端输出选择信号EN_REF；所述反相器L11的输入端接入Q2信号，所述反相器L11的输出端输出SH1信号；所述反相器L12的输入端接入Q4信号，所述反相器L12的输出端输出SH2信号；所述反相器L13的输入端接入Q5信号，所述反相器L13的输出端输出SH_OUT信号。

本实施例实施时，逻辑运算单元的设计是本实用新型的重要组成部分，逻辑运算单元的输出信号不但要进行芯片控制，还需要输出采样脉冲，所以本实用新型做了上述的数字电路结构设计，通过对脉冲信号的多次逻辑运算，可以达到所需要的效果。

实施例6

如图7～9所示，本实用新型一种磁信号检测时序控制方法，包括以下步骤：根据标准时钟信号生成一组顺序脉冲信号；根据顺序脉冲信号产生霍尔片正交电流法的控制信号CTR1和CTR2，且CTR1和CTR2作为控制霍尔元件的两相正交开关信号；以振荡器输出的时钟信号中多个连续周期作为一个工作循环，在一个工作循环内，CTR1至少出现两次高电平；在一个工作循环中，对霍尔片上产生的电信号进行至少两次采样，且每次采样至少包括一次CTR1的高电平；在一个工作循环尾部一个或多个周期内将霍尔开关芯片进入睡眠直至下一个工作循环。

本实用新型应用时，本实用新型主要应用于对霍尔开关芯片及其配套的斩波放大器、参考电压、比较器等器件进行控制。本实用新型中采用正交电流法生成的控制信号对霍尔片进行交变控制，在一个工作循环内，CTR1至少出现两次高电平；在一个工作循环中，对霍尔片上产生的电信号进行至少两次采样，且每次采样至少包括一次CTR1的高电平，这样就使得在采样中可以实现在一次通电工作过程中就可以对霍尔片检测磁场的两个方向都进行采样，完成采样后通过检测使能EN信号将霍尔开关芯片睡眠，从而磁开关芯片检测磁信号时不区分磁场的极性，方便磁铁的安装，并且芯片采用周期性的工作-睡眠方式，有效降低系统的功耗。

实施例7

本实施例在实施例6的基础上，以所述振荡器输出的时钟信号中五个连续周期作为一个工作循环，所述工作循环包括连续的T1周期、T2周期、T3周期、T4周期和T5周期；在T1周期内霍尔片上产生的电信号和参考电压信号分别进行第一次采样；在T2周期内对霍尔片上产生的电信号采样，并关闭参考电压的采样，在T2周期内对比较器的结果进行采样，结果送第一寄存器；在T3周期内对霍尔片上产生的电信号和参考电压信号分别进行第二次采样；在T4周期内对霍尔片上产生的电信号采样，关闭参考电压的采样，并对比较器的结果进行采样，结果送输出第二寄存器；在T5周期内对第二寄存器中的结果进行最终采样，输出结果送输出驱动器。

本实施例实施时，在工作过程中：

在T1周期内CTR1处于高电平，而CTR2处于低电平，此时检测的磁场为一个方向，例如N/S方向，而对霍尔片上产生的电信号进行第一次采样，同时EN_REF信号为高电平，所以对参考电压信号也进行第一次采样；

T2周期内CTR1处于低电平，而CTR2的部分时序处于高电平，此时检测的磁场方向和T1时刻相同，例如N/S方向，继续对霍尔片上产生的电信号进行第一次采样，同时EN_REF信号为低电平，参考电压采样关闭；由SH1的上升沿对比较器的结果进行采样，结果送第一寄存器；

T3周期内CTR1处于低电平，而CTR2的部分时序处于高电平，由于CTR2和CTR1的波形关系变化，所以此时检测的磁场方向和T1时刻相反，例如S/N方向，此时对霍尔片上产生的电信号进行第二次采样，同时EN_REF信号为高电平，所以对参考电压信号也进行第二次采样；

T4周期内CTR1处于高电平，而CTR2处于低电平，此时检测的磁场方向和T1时刻相反，例如S/N方向，继续对霍尔片上产生的电信号进行第二次采样，同时EN_REF信号为低电平，参考电压采样关闭；由SH2的上升沿对比较器的结果进行采样，结果送输出第二寄存器；

T5周期内EN信号为低电平，霍尔开关芯片关闭，由SH_OUT的上升沿对第二寄存器中的结果进行最终采样，输出结果送输出驱动器。至此一个工作循环结束，进入睡眠直至下一个工作循环。

实施例7

本实施例在实施例6的基础上，霍尔开关芯片的检测使能信号为EN信号，且EN信号根据顺序脉冲信号得出；当EN信号高电平时，霍尔开关芯片置于工作状态；当EN信号高电平时，霍尔开关芯片置于睡眠状态。当EN信号高电平期间CTR1和CTR2互为高电平不重叠时钟。

本实施例实施时，CTR1和CTR2互为高电平不重叠时钟，使得CTR1和CTR2不会同时出现高电平，避免了霍尔片出现两个输入端同时接入高电平的情况出现，从而保证了霍尔片的使用安全和磁场检测的准确性。

实施例8

本实施例在实施例1～7的基础上，如图7所示，为了阐明控制电路的工作方法，假定芯片的工作-睡眠周期设定为1024个基本时钟周期，其中工作使能EN信号为4个基本时钟周期，其后的1020个基本时钟周期，芯片处于睡眠状态。

如图8所示，顺序脉冲产生器根据芯片的工作-睡眠周期为1024个基本时钟周期对来自振荡器的基本时钟信号进行1024分频计数，根据采样时间产生6组脉冲宽度为一个基本时钟周期，周期为1024个基本周期的顺序脉冲序列Q0，Q1，Q2，Q3，Q4，Q5，其电路实现例见图4。

如图9所示，非重叠时钟产生器产生用于控制霍尔元件的两相正交开关信号，非重叠时钟单元的输入信号Q1，Q2，Q3，Q4分别接顺序脉冲发生器的输出Q1，Q2，Q3，Q4,非重叠时钟的输出信号为CTR1，CTR2，在EN为高电平期间CTR1，CTR2互为高电平不重叠时钟，其中Tnon为非重叠时间，由非重叠时钟单元内部延时单元调整，电路的具体实现方式见图5所示。

如图6所示，逻辑运算单元将顺序脉冲发生器的产生的输出信号Q0，Q1，Q2，Q3，Q4，Q5，非重叠时钟发生器的输出信号CTR1，CTR2及振荡器输出信号CLK_IN进行逻辑运算得到开关芯片的各个控制信号EN，CTR1，CTR2，EN_REF，SH1，SH2，SH_OUT。

芯片的时序工作方式为，在EN为高电平时，将芯片的各个模块置于工作状态，在时序波形图的T1周期内对霍尔片上产生的电信号和参考电压信号分别进行第一次采样，在时序波形图的T2周期内对霍尔片上产生的电信号采样，关闭参考电压的采样，同时在T2周期内由SH1的上升沿对比较器的结果进行采样，结果送第一寄存器。在时序波形图的T3周期内对霍尔片上产生的电信号和参考电压信号分别进行第二次采样，在时序波形图的T4周期内对霍尔片上产生的电信号采样，关闭参考电压的采样，同时在T4周期内由SH2的上升沿对比较器的结果进行采样，结果送输出第二寄存器。在时序波形图的T5周期内由SH_OUT的上升沿对第二寄存器中的结果进行最终采样，输出结果送输出驱动器。如图7所示，在一个工作循环内完成了两次磁场检测，工作-睡眠时间周期可灵活调整，可扩展性和实用性强。

以上所述的具体实施方式，对本实用新型的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本实用新型的具体实施方式而已，并不用于限定本实用新型的保护范围，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (5)

1.一种磁信号检测时序控制电路，其特征在于，包括依次连接的顺序脉冲产生器、非重叠时钟产生器和逻辑运算单元；且顺序脉冲产生器连接于逻辑运算单元；所述非重叠时钟产生器连接于霍尔片，所述逻辑运算单元连接于斩波放大器、放大器、参考电压和采样脉冲；

所述顺序脉冲产生器接入振荡器输出的时钟信号，对时钟信号分频计数，并产生一组顺序脉冲信号；

所述非重叠时钟产生器接收顺序脉冲信号并产生霍尔片正交电流法的控制信号发送至霍尔片和逻辑运算单元；

所述逻辑运算单元接收顺序脉冲信号、振荡器输出的时钟信号和非重叠时钟产生器产生的控制信号，并生成检测使能EN信号发送至斩波放大器和比较器，生成选择信号EN_REF发送至斩波放大器参考电压；所述逻辑运算单元还输出比较器判别输出的采样脉冲信号；当检测使能EN信号为高电平时，将霍尔开关芯片置于工作状态；当检测使能EN信号为低电平时，将霍尔开关芯片睡眠。

2.根据权利要求1所述的一种磁信号检测时序控制电路，其特征在于，所述非重叠时钟产生器产生的霍尔片正交电流法控制信号为两路信号：CTR1和CTR2；在检测使能EN信号期间，所述CTR1和CTR2互为高电平不重叠时钟；

所述逻辑运算单元输出的比较器判别输出采样脉冲信号为三路：SH1、SH2和SH_OUT；

以所述振荡器输出的时钟信号中五个连续周期作为一个工作循环，所述工作循环包括连续的T1周期、T2周期、T3周期、T4周期和T5周期；

所述T1和T3周期内，EN信号、EN_REF信号、SH1信号、SH2信号和SH_OUT信号为高电平；

所述T2周期内，EN信号、SH2信号和SH_OUT信号为高电平，EN_REF信号和SH1信号为低电平；

所述T4周期内，EN信号、SH1信号和SH_OUT信号为高电平，EN_REF信号和SH2信号为低电平；

所述T5周期内，SH1信号和SH2信号为高电平，EN信号、EN_REF信号和SH_OUT信号为低电平。

3.根据权利要求2所述的一种磁信号检测时序控制电路，其特征在于，所述顺序脉冲产生器包括单脉冲产生器和级联的多个触发器；所述级联的多个触发器的级联方式为每一级触发器的D端连接于上一级触发器的Q端直至首级触发器；所述首级触发器的D端连接单脉冲产生器的输出端，且单脉冲产生器的输入端和所有触发器的CK端均接入振荡器输出的时钟信号；所述单脉冲产生器输出端的输出信号和所有触发器Q端的输出信号构成一组顺序脉冲信号。

4.根据权利要求2所述的一种磁信号检测时序控制电路，其特征在于，所述顺序脉冲产生器产生一组顺序脉冲信号Q1、Q2、Q3、Q4；

所述非重叠时钟产生器包括依次连接的反相器I1、缓冲器I2、与非门I3、反相器I4、缓冲器I5、或非门I6、反相器I7、反相器I8、缓冲器I9、与非门I10、反相器I11、缓冲器I12、或非门I13和反相器I14，且反相器I14的输出端连接反相器I1的输入端；

所述缓冲器I2的输出端接与非门I3的一个输入端，且与非门I3的另一个输入端接脉冲信号Q2，与非门I3的输出端接反相器I4的输入端；所述缓冲器I5的输出端接或非门I6的一个输入端，且或非门I6的另一个输入端接脉冲信号Q3，或非门I6的输出端接反相器I7的输入端；所述缓冲器I9的输出端接与非门I10的一个输入端，且与非门I10的另一个输入端接脉冲信号Q4，与非门I10的输出端接反相器I11的输入端；所述缓冲器I12的输出端接或非门I13的一个输入端，且或非门I13的另一个输入端接脉冲信号Q1，或非门I13的输出端接反相器I14的输入端；所述反相器I7的输入端输出CTR1信号，所述反相器I14的输入端输出CTR2信号。

5.根据权利要求2所述的一种磁信号检测时序控制电路，其特征在于，所述顺序脉冲产生器产生一组顺序脉冲信号Q0、Q1、Q2、Q3、Q4、Q5；所述逻辑运算单元包括依次连接的四输入或非门L1、反相器L2、反相缓冲器L3、或非门L4、反相器L5、触发器L6、或非门L7和反相器L8；

所述四输入或非门L1的四个输入端分别接入Q0信号、Q1信号、Q2信号和Q3信号，且四输入或非门L1的输出端接反相器L2的输入端；

所述或非门L4的一个输入端接反相器L2的输出端，或非门L4的另一个输入端接反相缓冲器L3的输出端，且所述反相器L2的输出端接反相缓冲器L3的输入端，所述或非门L4的输出端接触发器L6的D端，且触发器L6的CK端接入振荡器输出的时钟信号；

所述触发器L6的Q端接或非门L7的一个输入端，且或非门L7的另一个输入端接入CTR2信号，且或非门L7的输出端接反相器L8的输入端，所述反相器L8的输出端输出检测使能EN信号；

所述逻辑运算单元还包括或非门L9、反相器L10、反相器L11、反相器L12和反相器L13；所述或非门L9的一个输入端接入Q1信号，或非门L9的另一个输入端接入Q3信号；所述或非门L9的输出端接反相器L10的输入端，所述反相器L10的输出端输出选择信号EN_REF；

所述反相器L11的输入端接入Q2信号，所述反相器L11的输出端输出SH1信号；

所述反相器L12的输入端接入Q4信号，所述反相器L12的输出端输出SH2信号；

所述反相器L13的输入端接入Q5信号，所述反相器L13的输出端输出SH_OUT信号。