CN209218046U - 一种抑制交调信号的上变频模块 - Google Patents

Abstract

本实用新型提供一种抑制交调信号的上变频模块，包括本振单元、混频单元和数控衰减单元；所述本振单元的输出端依次经过低通滤波器、放大器后与中频信号输入到混频单元，所述混频单元的输出端与数控衰减单元的输入端相连，所述数控衰减单元的输出端输出上变频信号。本抑制交调信号的上变频模块通过两次变频方案实现上变频的频率变换，能有效抑制交调信号；具有集成度高、相噪低、抗干扰能力强等优点。

Description

一种抑制交调信号的上变频模块

技术领域

本实用新型涉及卫星通信系统领域，尤其涉及一种抑制交调信号的上变频模块。

背景技术

卫星通信系统包含接收和通信部分，下变频器主要功能是将射频信号下变频至中频信号，以实现中频信号的解调；上变频器则完成中频信号的上变频，用于信号发射。对于卫星系统通信设备来说，增益、噪声系数、相位噪声、频率稳定度等指标，会对卫星通信系统性能产生重要影响。信号容量增大，无线频谱的利用率提高，对变频器线性度、抗干扰能力、适应性等方面的性能和指标提出了越来越苛刻的要求。

在上变频模块设计过程中，选取合适的变频结构非常关键，不同的变频结构，会对产品的技术指标、功能指标、功耗、难易程度、研发周期和生产成本产生影响。因此，研发一种抑制交调信号的上变频模块是个亟待解决的问题。

发明内容

本实用新型要解决以上技术问题，提供一种抑制交调信号的上变频模块。

为解决上述技术问题，本实用新型采用的技术方案是：

一种抑制交调信号的上变频模块，包括本振单元、混频单元和数控衰减单元；所述本振单元的输出端依次经过低通滤波器、放大器后与中频信号输入到混频单元，所述混频单元的输出端与数控衰减单元的输入端相连，所述数控衰减单元的输出端输出上变频信号；

所述本振单元包括鉴相器PD、压控振荡器VOC、可编程分频器，压控振荡器VOC一路作为本振信号输出，另一路经可编程分频器后与输入的100MHz VCXO信号送至鉴相器PD进行鉴相输出再反馈至VCO的电压控制端；

所述混频单元包括依次相连的混频器和第二低通滤波器，放大器的输出信号与中频信号输入到混频器，第二低通滤波器的输出端与数控衰减单元的输入端相连；

所述数控衰减单元包括依次相连的第二射频放大器、第三衰减器、第二衰减器、第一低通滤波器、第一射频放大器、第一衰减器。

进一步的，所述100MHz VCXO信号经过带通滤波器后输入到鉴相器PD。

进一步的，一本振频率选取为4824MHz，二本振信号选取5774MHz。

进一步的，所述带通滤波器的产品型号为ZBF-L70-36-3784B3A，所述鉴相器PD的产品型号为HMC704，所述压控振荡器的产品型号为ROS-5150-119+，所述低通滤波器的产品型号为LFCN-95，所述放大器的产品型号为ERA-5SM+，所述混频器的产品型号为HMC219AMS8，所述第二低通滤波器、第一低通滤波器的产品型号为LFCN-5000，所述第二射频放大器的产品型号为NBB-500，所述第三衰减器的产品型号为HMC470LP3，所述第一衰减器、第二衰减器的产品型号为PAT1220-3dB，所述第一射频放大器的产品型号为NBB-310。

本实用新型具有的优点和积极效果是：本抑制交调信号的上变频模块通过两次变频方案实现上变频的频率变换，能有效抑制交调信号；具有集成度高、相噪低、抗干扰能力强等优点。

附图说明

图1是本实用新型的原理框图；

图2是一本振相位噪声仿真图。

图中：

1、带通滤波器；2、鉴相器PD；3、压控振荡器；4、低通滤波器；5、放大器；6、混频器；7、第二低通滤波器；8、第二射频放大器；9、第三衰减器；10、第二衰减器；11、第一低通滤波器；12、第一射频放大器；13、第一衰减器；14、可编程分频器。

具体实施方式

下面结合附图对本实用新型的具体实施例做详细说明。

如图1所示，一种抑制交调信号的上变频模块，包括本振单元、混频单元和数控衰减单元；所述本振单元的输出端依次经过低通滤波器4、放大器5后与中频信号输入到混频单元，所述混频单元的输出端与数控衰减单元的输入端相连，所述数控衰减单元的输出端输出上变频信号。所述本振单元包括鉴相器PD2、压控振荡器VOC3、可编程分频器14，压控振荡器VOC3一路作为本振信号输出，另一路经可编程分频器14后与输入的100MHz VCXO信号送至鉴相器PD2进行鉴相输出再反馈至VCO的电压控制端。所述100MHz VCXO信号经过带通滤波器1后输入到鉴相器PD2。所述混频单元包括依次相连的混频器6和第二低通滤波器7，放大器5的输出信号与中频信号输入到混频器6，第二低通滤波器7的输出端与数控衰减单元的输入端相连。所述数控衰减单元包括依次相连的第二射频放大器8、第三衰减器9、第二衰减器10、第一低通滤波器11、第一射频放大器12、第一衰减器13。

所述带通滤波器1的产品型号为ZBF-L70-36-3784B3A，所述鉴相器PD2的产品型号为HMC704，所述压控振荡器3的产品型号为ROS-5150-119+，所述低通滤波器4的产品型号为LFCN-95，所述放大器5的产品型号为ERA-5SM+，所述混频器6的产品型号为HMC219AMS8，所述第二低通滤波器7、第一低通滤波器11的产品型号为LFCN-5000，所述第二射频放大器8的产品型号为NBB-500，所述第三衰减器9的产品型号为HMC470LP3，所述第一衰减器13、第二衰减器10的产品型号为PAT1220-3dB，所述第一射频放大器12的产品型号为NBB-310。

本设计选用了两次变频结构，通过第一次变频至4824MHz，这样可以使滤波容易实现，且本振信号不会落在L波段带内：否则宽频带发射信号会带来很多问题，如镜像抑制差、相位噪声差、虚假信号干扰等，为了避免这些问题，必须采用两次变频。通过上变频，先把中频信号上变频至X频段，再进行下变频。该变频方案解决了镜像抑制和虚假干扰的问题，但本振频率升高，增加了本振设计难度。

由于板卡体积小、电路密度高，设计上重点考虑降低内部交调产物、电磁兼容屏蔽和降低功耗；通过采用高效率电源转换芯片，以及低功耗射频放大器、频率合成器，可将单板总功耗控制在5W以内；为了实现对信号的小步进调谐，同时获得更优的相位噪声，LO1和LO2均采用F-N频率合成技术实现。

由本振单元的原理框图可以看出，4824MHz的VCO一路作为本振信号输出，另一路经可编程分频器后与输入的100MHz VCXO信号送至鉴相器(PD)进行鉴相输出再反馈至VCO的电压控制端。拟采用HMC704系列锁相组件实现。

在LO1高端工作频率(7GHz)的相位噪声仿真图如图2所示。

由仿真结果可以看出：输出频率在7GHz处，相位噪声为-98dbc/Hz(1kHz)，-104dbc/Hz(10kHz)可见相位噪声可以满足指标要求。

锁相环目的是消除频率误差。其原理为用相位误差消除频率差。当电路平衡时，频率差可以降为零，实现相位跟踪和频率跟踪。整机信号的质量和稳定性，主要取决于本振；信号的纯净性，取决于本振信号的选取。

本振信号的相位噪声由两部分组成，分别为高通部分和低通部分。在高通部分，其相位噪声的主要决定因素是压控振荡器的相位噪声。而对于低通部分，其相位噪声则主要决定于各器件的噪声，如锁相环芯片、参考源和环路滤波器，以及反馈支路的分频比。

为了获得优秀的相位噪声指标，首先在设计前期要从器件选型方面入手。对于两次以上变频的设备，进行功能划分，使一本振完成大步进的频率，二本振完成小步进的频率。这样也可以降低整机各本振的分频比，从而获得整机系统良好的相位噪声，降低相位噪声的恶化。最后是要合理选择锁相环路滤波器带宽，环路内低通部分各器件的相位噪声和压控振荡器的相位噪声有一个交点，可以将环路滤波器的频率选择在该交点处，即可获得最好的相位噪声指标。相位噪声除了受锁相环路的影响，还会受到环路中其他器件的影响。首先是放大器。压控振荡器输出信号功率是受限的，也必须满足混频器对本振信号功率的要求。同时由于压控振荡器输出信号还要经过分频器输入到反馈回路，也会影响本振信号功率。因此必须经放大衰减等器件调节输出功率。由于衰减器为无源器件，因此对相位噪声影响不大，因此主要为放大器引入的噪声。在理想状况下，放大器输出信号相位噪声与输入信号相等。其次是混频器。混频器在理想状况下，相位噪声经过混频器不会产生恶化，其值为输入信号相位噪声之和。本振信号和射频信号的功率会对相位噪声产生影响，当本振信号和射频信号的功率在混频器所要求的功率范围内，所引入的噪声为零或者很低。做好器件选型的同时，还要控制分配好各级电路的功率值，防止由于功率过小引起恶化，以及功率过大产生饱和失真。

本振频率的选取:参考信号频率为100MHz，因此在参考信号中，还存在100MHz的高次谐波。其他频段变频器曾遇到过这样的问题：产品采用两次变频的方式，将S频段射频信号下变频至70MHz，一中频频率900MHz，二本振信号970MHz。然而100MHz参考源的9次谐波信号随链路进入二混频，与二本振产生虚假信号。为避免类似的干扰信号，在本振频率选取过程中，要避免选取100MHz整数倍，避免由于参考信号高次谐波抑制差导致的本振频率与高次谐波频率重叠，形成虚假信号。因此一本振频率选取为4824MHz，二本振信号选取5774MHz。

70MHz到950MHz～2150MHz频段的变频可以采用一次变频方案：变频关系如下：本振频率：1020MHz～2120MHz或880MHz～2080MHz。很明显，该变频方案关系简单，但本振信号落在了L波段带内，无法滤除。因此采用一次变频的方案是无法实现的，必须采用二次变频的方式。

可以经过两次上变频完成最终的频率变换。这样可以使滤波容易实现，且本振信号不会落在L波段带内。但由于变频之后频率很高，难以实现增益的控制，因此该种方案仍不是最佳方案。

另外一种方式是，先将频率进行上变频到X频段，再进行下变频，频率关系如下：

频率变换关系表：

中频频率	本振1频率	一中频频率	本振2频率	L射频频率
					70	4894	4824	5774	950

这样将中频频率降到8GHz以下，可以比较好的解决混频器和滤波器带外抑制问题。同时MGC及放大滤波均在7GHz频率进行，则比较容易实现。因此采用二次变频方案实现上变频的频率变换，能有效抑制交调信号。

各级增益指标分配如下：

滤波器：固定增益-1dB，噪声系数≤1dB

低噪声放大器：固定增益：16dB，噪声系数：4dB

混频器：变频损耗：-6dB，噪声系数：6dB

一中频滤波器：固定增益：-2dB，噪声系数：2dB

低噪声放大器(两级)：固定增益：15dB，噪声系数：4dB

混频器：变频损耗：-6dB，噪声系数：6dB

低噪声放大器：固定增益：22dB，噪声系数：4dB

一本振频率：4824MHz

输出功率：≥15dBm

频率稳定性：1×10-⁷

相位噪声：-85dBc/1kHz

二本振频率：5774MHz～6974MHz

输出功率：≥13dBm

频率稳定性：1×10^-7

相位噪声：-85dBc/1kHz

本振有两种实现方式：一种形式是PDRO本振，对于高频本振，为实现较好的相位噪声指标，一般采取该种形式。但该种形式本振也存在缺点，其稳定性差，设计难度和设计成本高，带宽窄，很难实现1400MHz的带宽；另一种是普通PLL形式。该种本振稳定性好，可靠性高，采用集成芯片设计，电路结构简单。随着集成电路设计成熟度的提高，射频芯片尤其是PLL芯片和VCO芯片，已经具备了很好的相位噪声指标以及良好的稳定度和可靠性，带宽达到一个倍频程。其原理图如图所示。

普通PLL形式本振主要制约因素为VCO的相位噪声。目前7GHz的VCO相位噪声能够到达-115dBc/Hz@100KHz，指标能够满足本技术方案中的设计需求。

本抑制交调信号的上变频模块通过两次变频实现70MHz-L频段信号的变频，集成度高、相噪低、抗干扰能力强。由于实现变频、放大功能的器件都是非线性器件，会产生谐波信号、交调信号等干扰信号。同时空间也存在着大量不同频段的信号。这些信号通过交调、互调及倍频等方式产生干扰信号，干扰信号会影响解调的准确性。为消除或降低干扰信号，在进行合理的频谱需要通过滤波技术对射频信号及变频链路信号进行滤波，提升信号的纯度。

以上对本实用新型的实施例进行了详细说明，但所述内容仅为本实用新型的较佳实施例，不能被认为用于限定本发明的实施范围。凡依本实用新型范围所作的均等变化与改进等，均应仍归属于本专利涵盖范围之内。

Claims (4)

1.一种抑制交调信号的上变频模块，其特征在于：包括本振单元、混频单元和数控衰减单元；所述本振单元的输出端依次经过低通滤波器、放大器后与中频信号输入到混频单元，所述混频单元的输出端与数控衰减单元的输入端相连，所述数控衰减单元的输出端输出上变频信号；

所述本振单元包括鉴相器PD、压控振荡器VOC、可编程分频器，压控振荡器VOC一路作为本振信号输出，另一路经可编程分频器后与输入的100MHz VCXO信号送至鉴相器PD进行鉴相输出再反馈至VCO的电压控制端；

所述混频单元包括依次相连的混频器和第二低通滤波器，放大器的输出信号与中频信号输入到混频器，第二低通滤波器的输出端与数控衰减单元的输入端相连；

所述数控衰减单元包括依次相连的第二射频放大器、第三衰减器、第二衰减器、第一低通滤波器、第一射频放大器、第一衰减器。

2.根据权利要求1所述的一种抑制交调信号的上变频模块，其特征在于：所述100MHzVCXO信号经过带通滤波器后输入到鉴相器PD。

3.根据权利要求1或2所述的一种抑制交调信号的上变频模块，其特征在于：一本振频率选取为4824MHz，二本振信号选取5774MHz。

4.根据权利要求2所述的一种抑制交调信号的上变频模块，其特征在于：所述带通滤波器的产品型号为ZBF-L70-36-3784B3A，所述鉴相器PD的产品型号为HMC704，所述压控振荡器的产品型号为ROS-5150-119+，所述低通滤波器的产品型号为LFCN-95，所述放大器的产品型号为ERA-5SM+，所述混频器的产品型号为HMC219AMS8，所述第二低通滤波器、第一低通滤波器的产品型号为LFCN-5000，所述第二射频放大器的产品型号为NBB-500，所述第三衰减器的产品型号为HMC470LP3，所述第一衰减器、第二衰减器的产品型号为PAT1220-3dB，所述第一射频放大器的产品型号为NBB-310。