CN209087895U - 发光二极管的半导体芯片及其电流扩展层 - Google Patents

Abstract

本实用新型公开了一发光二极管的半导体芯片及其电流扩展层，其中所述半导体芯片包括一衬底、一N型氮化镓层、一电流扩展层、一量子阱层、一P型氮化镓层、一N型电极和一P型电极，所述N型氮化镓层层叠于所述衬底，所述电流扩展层层叠于所述N型氮化镓层，其中所述电流扩展层包括相互层叠的至少一N‑GaN层和至少一U‑GaN层，所述量子阱层层叠于所述电流扩展层，所述P型氮化镓层层叠于所述量子阱层，所述N型电极被电连接于所述电流扩展层，所述P型电极被电连接于所述P型氮化镓层。所述电流扩展层能够削弱所述半导体芯片的纵向电流扩展能力和提高横向电流扩展能力，这样，有利于电流的均匀分布，从而提高所述半导体芯片的发光效率。

Description

发光二极管的半导体芯片及其电流扩展层

技术领域

本实用新型涉及发光二极管，特别涉及一发光二极管的半导体芯片及其电流扩展层。

背景技术

近年来，随着LED(Light Emitting Diode)被大规模的推广和应用，LED相关技术也得到了突飞猛进式的发展。而III-V族氮化物属于直接带隙半导体，其具有禁带宽度大、击穿电场高、电子饱和迁移率高等优异的物理特性，因此，III-V族氮化物在LED领域的应用受到了广泛的关注。在应用了III-V族氮化物的LED中，以GaN基为主要材料的蓝光、白光发光器件具有超过以往任何常规光源的效率，这使得GaN基的LED的发光器件被广泛地应用于各种新型行业，特别是大功率、大尺寸、高电流密度的LED的发光器件，由于其卓越的器件性能和广泛的应用前景而受到期待。然而，由于GaN基的LED的发光器件具有较高的电流密度，这导致GaN基的LED的发光器件不可避免地存在一些缺陷，例如，GaN基的LED的发光器件容易因为电流拥堵效应而容易对发光器件的寿命、稳定性造成不良的影响，并且在大电流密度下，俄歇复合加剧，非辐射复合比重增加，效率骤降明显以及电流扩散能力不足，整体发光不均匀，不能最大限度地发挥发光器件的性能。另外，在现有的GaN基的LED的发光器件中，只以GaN层为电流扩展层，这导致现有的GaN基的LED的发光器件的纵向扩展能力很强，而横向扩展能力随着距离的增加而逐渐地减弱，进而导致LED的发光器件的整体发光不均匀，具体表现在：发光器件在越是靠近P型电极的区域发光强度越强，和在越是靠近N型电极的区域发光强度越弱，同时，在靠近N型电极的区域因为电流扩展不足而导致面电阻增大，发热严重，进而严重地影响了发光器件的使用寿命。

实用新型内容

本实用新型的一个目的在于提供一种发光二极管的半导体芯片及其电流扩展层，其中所述半导体芯片特别适用于高功率、大尺寸、大电流密度的发光二极管。

本实用新型的一个目的在于提供一种发光二极管的半导体芯片及其电流扩展层，其中自所述半导体芯片的P型电极被注入的电流能够被均匀地扩展，以使所述半导体芯片的各个发光区域能够均匀地发光。

本实用新型的一个目的在于提供一种发光二极管的半导体芯片及其电流扩展层，其中所述半导体芯片的纵向电流扩展能力被削弱，横向电流扩展能力被增强，以使自所述P型电极注入的电流能够被均匀地扩展到N型电极的区域。

本实用新型的一个目的在于提供一种发光二极管的半导体芯片及其电流扩展层，其中所述半导体芯片提供一N型氮化镓层和层叠于所述N型氮化镓层的一电流扩展层，其中所述电流扩展层能够削弱所述半导体芯片的纵向电流扩展能力和增强所述半导体芯片的横向电流扩展能力。

本实用新型的一个目的在于提供一种发光二极管的半导体芯片及其电流扩展层，其中在将所述电流扩展层层叠于所述N型氮化镓层之后，所述半导体芯片的纵向电阻被增加，通过这样的方式，一方面，削弱了所述半导体芯片的过强的纵向电流扩展能力，减少了俄歇复合和非辐射复合的输出，另一方面，提高了所述半导体芯片的横向电流扩展能力，进而使得整个所述半导体芯片的电流分布均匀，发光效率更高，这样不仅提高了半导体芯片的光学性能，而且能够有效地延长所述半导体芯片的使用寿命。

本实用新型的一个目的在于提供一种发光二极管的半导体芯片及其电流扩展层，其中所述电流扩展层是通过N-GaN层和U-GaN层相互层叠的方式形成的，通过这样的方式，所述电流扩展层能够在削弱所述半导体芯片的纵向电流扩展能力的同时提高横向电流扩展能力。

本实用新型的一个目的在于提供一种发光二极管的半导体芯片及其电流扩展层，其中所述电流扩展层的任意一个所述U-GaN层的两侧均是所述N-GaN层，通过这样的方式，能够保证所述半导体芯片的稳定性和可靠性。

依本实用新型的一个方面，本实用新型提供一发光二极管的半导体芯片，其

包括：

一衬底；

一N型氮化镓层，其中所述N型氮化镓层层叠于所述衬底；

一电流扩展层，其中所述电流扩展层层叠于所述N型氮化镓层，其中所述电流扩展层包括相互层叠的至少一N-GaN层和至少一U-GaN层；

一量子阱层，其中所述量子阱层层叠于所述电流扩展层；

一P型氮化镓层，其中所述P型氮化镓层层叠于所述量子阱层；

一N型电极，其中所述N型电极被电连接于所述电流扩展层；以及

一P型电极，其中所述P型电极被电连接于所述P型氮化镓层。

根据本实用新型的一个实施例，所述电流扩展层的任意一个所述U-GaN层的两侧均是所述N-GaN层，并且所述电流扩展层的一个所述N-GaN层与所述N型氮化镓层接触，所述电流扩展层的另一个所述N-GaN层与所述量子阱层接触。

根据本实用新型的一个实施例，设所述电流扩展层的所述U-GaN层的层数参数为X，所述电流扩展层的所述N-GaN层的层数参数为X+1，其中参数X的取值范围为：5≤X≤30。

根据本实用新型的一个实施例，所述电流扩展层的一个所述U-GaN层于所述N型氮化镓层接触，所述电流扩展层的一个所述N-GaN层于所述量子阱层接触。

根据本实用新型的一个实施例，所述电流扩展层的厚度尺寸范围为0.1μm-1μm。

根据本实用新型的一个实施例，所述电流扩展层的所述N-GaN层的厚度尺寸范围为5nm-15nm，所述U-GaN层的厚度尺寸范围为5nm-15nm。

根据本实用新型的一个实施例，所述电流扩展层的所述N-GaN层为硅掺杂层，其中掺杂浓度为1-5x10¹⁸cm^-3，其中所述U-GaN层为非掺杂层。

根据本实用新型的一个实施例，所述半导体芯片进一步包括一氮化镓缓冲层，其中所述氮化镓缓冲层层叠于所述衬底，所述N型氮化镓层层叠于所述氮化镓缓冲层。

根据本实用新型的一个实施例，所述半导体芯片进一步包括一保护层，其中所述保护层层叠于所述量子阱层，所述P型氮化镓层层叠于所述保护层。

根据本实用新型的一个实施例，所述半导体芯片进一步包括一保护层和一电子阻挡层，其中所述保护层层叠于所述量子阱层，所述电子阻挡层层叠于所述保护层，所述P型氮化镓层层叠于所述电子阻挡层。

根据本实用新型的一个实施例，所述半导体芯片进一步包括一电子阻挡层，其中所述电子阻挡层层叠于所述量子阱层，所述P型氮化镓层层叠于所述电子阻挡层。

依本实用新型的另一个方面，本实用新型进一步提供一半导体芯片的电流扩展层，其包括相互层叠的至少一N-GaN层和至少一U-GaN层。

根据本实用新型的一个实施例，所述电流扩展层的任意一个所述U-GaN层的两侧均是所述N-GaN层。

根据本实用新型的一个实施例，设所述电流扩展层的所述U-GaN层的层数参数为X，所述电流扩展层的所述N-GaN层的层数参数为X+1，其中参数X的取值范围为：5≤X≤30。

根据本实用新型的一个实施例，所述电流扩展层的厚度尺寸范围为0.1μm-1μm。

根据本实用新型的一个实施例，所述电流扩展层的所述N-GaN层的厚度尺寸范围为5nm-15nm，所述U-GaN层的厚度尺寸范围为5nm-15nm。

根据本实用新型的一个实施例，所述电流扩展层的所述N-GaN层为硅掺杂层，其中掺杂浓度为1-5x10¹⁸cm^-3，其中所述U-GaN层为非掺杂层。

依本实用新型的另一个方面，本实用新型进一步提供一发光二极管的半导体芯片的制造方法，其中所述制造方法包括如下步骤：

(a)层叠一N型氮化镓层于一衬底；

(b)自所述N型氮化镓层循环生长一N-GaN层和一U-GaN层，以层叠一电流扩展层于所述N型氮化镓层；

(c)层叠一量子阱层于所述电流扩展层；

(d)层叠一P型氮化镓层于所述量子阱层；以及

(e)电连接一N型电极于所述电流扩展层和电连接一P型电极于所述P型氮化镓层。

根据本实用新型的一个实施例，在所述步骤(b)中，进一步包括步骤：

(b.1)保持层叠有所述N型氮化镓层的所述衬底于一金属有机化合物气相外延沉积设备；

(b.2)通入Ga源、N源和硅烷于所述金属有机化合物气相外延沉积设备，以生长硅掺杂的所述N-GaN层于所述N型氮化镓层；

(b.3)通入Ga源和N源于所述金属有机化合物气相外延沉积设备，以生长非掺杂的所述U-GaN层于所述N-GaN层；以及

(b.4)循环所述步骤(b.2)和所述步骤(b.3)，以层叠所述电流扩展层于所述N型氮化镓层。

根据本实用新型的一个实施例，在所述步骤(b)中，进一步包括步骤：

(b.1)保持层叠有所述N型氮化镓层的所述衬底于一金属有机化合物气相外延沉积设备；

(b.2)通入Ga源和N源于所述金金属有机化合物气相外延沉积设备，以生长非掺杂的所述U-GaN层于所述N型氮化镓层；

(b.3)通入Ga源、N源和硅烷于所述金属有机化合物气相外延沉积设备，以生长硅掺杂的所述N-GaN层于所述N-GaN层；以及

(b.4)循环所述步骤(b.2)和所述步骤(b.3)，以层叠所述电流扩展层于所述N型氮化镓层。

根据本实用新型的一个实施例，在所述步骤(b)中，所述步骤(b.2)和所述步骤(b.3)的循环周期范围为5个周期-30个周期。

根据本实用新型的一个实施例，设所述电流扩展层的所述U-GaN层的层数参数为X，所述电流扩展层的所述N-GaN层的层数参数为X+1，其中参数X的取值范围为：5≤X≤30。

根据本实用新型的一个实施例，所述电流扩展层的厚度尺寸范围为0.1μm-1μm。

根据本实用新型的一个实施例，所述电流扩展层的所述N-GaN层的厚度尺寸范围为5nm-15nm，所述U-GaN层的厚度尺寸范围为5nm-15nm。

根据本实用新型的一个实施例，所述电流扩展层的所述N-GaN层为硅掺杂层，其中掺杂浓度为1-5x10¹⁸cm^-3，其中所述U-GaN层为非掺杂层。

根据本实用新型的一个实施例，在所述步骤(a)中，进一步包括步骤：首先生长一氮化镓缓冲层于所述衬底，其次生长所述N型氮化镓层于所述氮化镓缓冲层，以使所述N型氮化镓层层叠于所述衬底。

根据本实用新型的一个实施例，在所述步骤(d)之前，所述制造方法进一个包括步骤：首先生长一保护层于所述量子阱层，其次生长一电子阻挡层于所述保护层，然后在所述步骤(d)中，生长所述P型氮化镓层于所述电子阻挡层，以使所述P型氮化镓层层叠于所述量子阱层。

附图说明

图1是依本实用新型的一较佳实施例的一半导体芯片的剖视示意图。

图2是依本实用新型的上述较佳实施例的所述半导体芯片的一电流扩展层的剖视示意图。

图3是依本实用新型的上述较佳实施例的所述半导体芯片的电流扩展原理示意图。

具体实施方式

以下描述用于揭露本实用新型以使本领域技术人员能够实现本实用新型。以下描述中的优选实施例只作为举例，本领域技术人员可以想到其他显而易见的变型。在以下描述中界定的本实用新型的基本原理可以应用于其他实施方案、变形方案、改进方案、等同方案以及没有背离本实用新型的精神和范围的其他技术方案。

本领域技术人员应理解的是，在本实用新型的揭露中，术语“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系是基于附图所示的方位或位置关系，其仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此上述术语不能理解为对本实用新型的限制。

可以理解的是，术语“一”应理解为“至少一”或“一个或多个”，即在一个实施例中，一个元件的数量可以为一个，而在另外的实施例中，该元件的数量可以为多个，术语“一”不能理解为对数量的限制。

参考本实用新型的说明书附图之附图1至图3，依本实用新型的一较佳实施例的一发光二极管的半导体芯片在接下来的描述中被揭露和被阐述，其中所述半导体芯片包括一衬底10、一N型氮化镓层20、一电流扩展层30、一量子阱层40、一P型氮化镓层50、一N型电极60以及一P型电极70。

所述N型氮化镓层20层叠于所述衬底10，所述电流扩展层30层叠于所述N型氮化镓层20，所述量子阱层40层叠于所述电流扩展层30，所述P型氮化镓层50层叠于所述量子阱层40，所述N型电极60被电连接于所述电流扩展层30，所述P型电极70被电连接于所述P型氮化镓层50。

当所述半导体芯片的所述N型电极60和所述P型电极70分别被接入电源时，自所述P型电极70被注入所述半导体芯片的电流能够经所述量子阱层40向所述电流扩展层30和所述N型氮化镓层20方向沿着所述半导体芯片的纵向方向扩展，和沿着所述P型氮化镓层50和所述电流扩展层30沿着所述半导体芯片的横向方向扩展，从而使得电流能够被均匀地分布在所述半导体芯片，通过这样的方式，所述半导体芯片能够均匀地发光。附图3中示出的I_H表示横向扩展电流，相应地，附图3中示出I_V的表示纵向扩展电流。

所述电流扩展层30增大了所述半导体芯片的纵向电阻，通过这样的方式，所述电流扩展层30能够削弱所述半导体芯片的纵向电流扩展能力，并且所述电流扩展层30能够使得电流沿着所述半导体芯片的横向方向扩展，以提高所述半导体芯片的横向电流扩展能力，从而使得电流被均匀地分布在所述半导体芯片。

值得一提的是，本实用新型中所涉及的“层叠”可以是直接层叠，也可以是间接层叠。例如，所述N型氮化镓层20层叠于所述衬底10可以是指所述N型氮化镓层20间接地层叠于所述衬底10，即，在所述N型氮化镓层20和所述衬底10之间还可以设有其他层，在接下来的描述中，本实用新型将详细地揭露设在所述N型氮化镓层20和所述衬底10之间的其他层的类型。相应地，所述电流扩展层30层叠于所述N型氮化镓层20可以是指所述电流扩展层30直接地层叠于所述N型氮化镓层20，即，所述电流扩展层30以所述电流扩展层30生长于所述N型氮化镓层20的方式层叠于所述N型氮化镓层20。

具体地说，参考附图2，所述电流扩展层30包括至少一N-GaN层31和至少一U-GaN层32，其中所述N-GaN层31和所述U-GaN层32相互层叠，以使得所述电流扩展层30在高度方向能够呈现出“低阻-高阻-低阻-高阻……”的电阻状态，通过这样的方式，一方面，所述电流扩展层30使得所述半导体芯片的纵向电阻被增加，从而削弱所述半导体芯片的纵向电流扩展能力，另一方面，所述电流扩展层30使得所述半导体芯片的横向电流扩展能力被有效地提升，从而有利于电流被均匀地分布和提高发光效率，这对于所述半导体芯片的光学性能和使用寿命均有较大程度的改善。

也就是说，所述电流扩展层30是层叠于所述N型氮化镓层20的由所述N-GaN层31和所述U-GaN层32相互层叠的短周期超晶格(Short Period Superlattice，SPS)叠层结构。

优选地，所述电流扩展层30的所述N-GaN层31的层数多于所述U-GaN层32的层数，从而使得所述电流扩展层30的任意一个所述U-GaN层32的两侧均是所述N-GaN层31，并且使得所述电流扩展层30的一个所述N-GaN层31与所述N型氮化镓层20接触，所述电流扩展层30的另一个所述N-GaN层31与所述量子阱层40接触。例如，设所述电流扩展层30的所述U-GaN层32的层数为参数X，则所述电流扩展层30的所述N-GaN层31的层数为参数X+1，即，所述电流扩展层30的所述N-GaN层31的层数比所述U-GaN层32的层数多一层，从而使得所述电流扩展层30的一个所述N-GaN层31能够与所述N型氮化镓层20接触，所述电流扩展层30的另一个所述N-GaN层31能够与所述量子阱层40接触，通过这样的方式，有利于保证所述半导体芯片的可靠性。

参考附图1，所述半导体芯片进一步包括一氮化镓缓冲层80，其中所述氮化镓缓冲层80层叠于所述衬底10，所述N型氮化镓层20层叠于所述氮化镓缓冲层80，以使所述氮化镓缓冲层80被保持在所述衬底10和所述N型氮化镓层20之间。也就是说，所述N型氮化镓层20以所述N型氮化镓层20层叠于所述氮化镓缓冲层80和所述氮化镓缓冲层80层叠于所述衬底10的方式层叠于所述衬底10，即，所述N型氮化镓层20间接地层叠于所述衬底10。在所述半导体芯片中，所述氮化镓缓冲层80能够以被保持在所述衬底10和所述N型氮化镓层20之间的方式避免晶格失配的问题，从而有利于保证所述半导体芯片的可靠性。

继续参考附图1，所述半导体芯片进一步包括一保护层90，其中所述保护层90层叠于所述量子阱层40，其中所述保护层90能够维持所述量子阱层40的晶体质量，以避免所述半导体芯片在后续的制造过程中对所述量子阱层40的组分和/或结构的破坏。优选地，所述保护层90的厚度尺寸范围为30nm-100nm(包括30nm和100nm)。所述P型氮化镓层50层叠于所述保护层90。

继续参考附图1，所述半导体芯片进一步包括一电子阻挡层100，其中所述电子阻挡层100层叠于所述保护层90，所述P型氮化镓层50层叠于所述电子阻挡层100，其中所述电子阻挡层100具有较高的带隙，以能够抑制电子漏电流，从而保证所述半导体芯片的可靠性。

在接下来的描述中，将结合所述半导体芯片的生长过程进一步描述本实用新型的所述半导体芯片的所述衬底10、所述氮化镓缓冲层80、所述N型氮化镓层20、所述电流扩展层30、所述量子阱层40、所述保护层90、所述电子阻挡层100、所述P型氮化镓层50、所述N型电极60和所述P型电极70之间的相互关系。

具体地说，在反应生长压力范围为200torr-500torr(包括200torr和500torr)的条件下自所述衬底10依次生长所述氮化镓缓冲层80、所述N型氮化镓层20、所述电流扩展层30、所述量子阱层40、所述保护层90、所述电子阻挡层100、所述P型氮化镓层50、所述N型电极60和所述P型电极70。更具体地说，所述半导体芯片的生长步骤包括：S1，自所述衬底10生长所述氮化镓缓冲层80；S2，自所述氮化镓缓冲层80生长所述N型氮化镓层20；S3，自所述N型氮化镓层20生长所述电流扩展层30；S4，自所述电流扩展层30生长所述量子阱层40；S5，自所述量子阱层40生长所述保护层90；S6，自所述保护层90生长所述电子阻挡层100；S7，自所述电子阻挡层100生长所述P型氮化镓层50；S8，自所述电流扩展层30生长所述N型电极60和自所述P型氮化镓层50生长所述P型电极70。

下面，将对根据本实用新型的所述半导体芯片的上述较佳实施例的各个生长过程进行详细说明。

在步骤S1，自所述衬底10生长所述氮化镓缓冲层80。具体地说，首先，将所述衬底10放入一个金属有机化合物气相外延沉积设备(Metal-organic Chemical VaporDeposition，MOCVD)。其次，在所述金属有机化合物气相外延沉积设备的腔体温度为1100℃左右时通入高纯氢气(H2)，其中通入高纯氢气(H2)的时长范围为10分钟-15分钟(包括10分钟和15分钟)。第三，在所述金属有机化合物气相外延沉积设备的腔体温度范围被降低至900℃-1000℃(包括900℃和1000℃)时通入Ga源和N源生长所述氮化镓缓冲层80于所述衬底10，以使所述氮化镓缓冲层80层叠于所述衬底10。

优选地，所述氮化镓缓冲层80是非掺杂氮化镓缓冲层。优选地，所述氮化镓缓冲层80的厚度尺寸范围为20nm-50nm(包括20nm和50nm)。

值得一提的是，所述衬底10的类型在本实用新型的所述半导体芯片中不受限制，例如，在本实用新型的所述半导体芯片的一个较佳示例中，所述衬底10可以是蓝宝石衬底。

接着，在步骤S2，自所述氮化镓缓冲层80生长所述N型氮化镓层20。具体地说，在所述金属有机化合物气相外延沉积设备的腔体温度范围被升高至1100℃-1200℃(包括1100℃和1200℃)时通入Ga源、N源和硅烷(SiH4)，以生长硅掺杂的所述N型氮化镓层20于所述氮化镓缓冲层80，其中Ga源和N源为载气，硅烷(SiH4)为掺杂源。

优选地，所述N型氮化镓层20的厚度尺寸范围为3μm-6μm(包括3μm和6μm)。优选地，所述N型氮化镓层20的硅掺杂浓度为1-10x10¹⁸cm^-3。

接着，在步骤S3，自所述N型氮化镓层20生长所述电流扩展层30。具体地说，首先，在所述N型氮化镓层20生长于所述氮化镓缓冲层80之后，继续向所述金属有机化合物气相外延沉积设备通入Ga源、N源和硅烷(SiH4)，以自所述N型氮化镓层20生长硅掺杂的所述N-GaN层31。其次，向所述金属有机化合物气相外延沉积设备通入Ga源和N源生长非掺杂的所述U-GaN层32于所述N-GaN层31，接着循环生长所述N-GaN层31和所述U-GaN层32，循环周期范围为5个周期-30个周期(包括5个周期和30个周期)，从而相互层叠的所述N-GaN层31和所述U-GaN层32形成层叠于所述N型氮化镓层20的所述电流扩展层30。

优选地，所述电流扩展层30的所述N-GaN层31的层数比所述U-GaN层32的层数多一层，从而使得所述电流扩展层30的一个所述N-GaN层31与所述N型氮化镓层20接触，和使得所述电流扩展层30的另一个所述N-GaN层31与所述量子阱层40接触。例如，在本实用新型的所述半导体芯片的一个较佳示例中，所述电流扩展层30包括6层所述N-GaN层31和5层所述U-GaN层32，而在本实用新型的所述半导体芯片的另一个较佳示例中，所述电流扩展层30包括31层所述N-GaN层31和30层所述U-GaN层32。换言之，在本实用新型的所述半导体芯片的一个较佳示例中，在生长所述电流扩展层30时，以生长所述N-GaN层31于所述N型氮化镓层20开始和以生长所述N-GaN层31于所述U-GaN层32结束，通过这样的方式，能够有效地保证所述半导体芯片的可靠性。

优选地，所述电流扩展层30的厚度尺寸范围为0.1μm-1μm(包括0.1μm和1μm)。所述电流扩展层30的所述N-GaN层31的厚度尺寸范围为5nm-15nm(包括5nm和15nm)，所述U-GaN层32的厚度尺寸范围为5nm-15nm(包括5nm和15nm)。优选地，所述电流扩展层30的所述N-GaN层31的掺杂浓度为1-5x10¹⁸cm^-3。

值得一提的是，尽管所述电流扩展层30的所述N-GaN层31的厚度尺寸范围和所述U-GaN层32的厚度尺寸范围均是5nm-15nm，但并不表示所述N-GaN层31的厚度和所述U-GaN的厚度相等。在本实用新型的所述半导体芯片的一个较佳示例中，所述电流扩展层30的所述N-GaN层31的厚度尺寸和所述U-GaN层32的厚度尺寸可以不同，且每个所述N-GaN层31根据不同的需要可以有不同的厚度和每个所述U-GaN层32根据不同的需要其可以有不同的厚度，通过这样的方式，电流能够更均匀地分布于所述半导体芯片。

可以理解的是，所述电流扩展层30的所述N-GaN层31为硅掺杂层，而所述U-GaN层32为非掺杂层，因此，所述电流扩展层30的所述N-GaN层31和所述U-GaN层32具有不同的电阻，从而使得所述电流扩展层30在高度方向能够呈现出“低阻-高阻-低阻-高阻……”的电阻状态，通过这样的方式，一方面，所述电流扩展层30使得所述半导体芯片的纵向电阻被增加，从而削弱所述半导体芯片的纵向电流扩展能力，另一方面，所述电流扩展层30使得所述半导体芯片的横向电流扩展能力被有效地提升，从而有利于电流被均匀地分布和提高所述半导体芯片的发光效率，这对于所述半导体芯片的光学性能和使用寿命均有较大程度的改善。另外，所述N-GaN层31和所述U-GaN层32的厚度可以影响所述N-GaN层31和所述U-GaN层32的电阻，从而通过调整所述N-GaN层31和所述U-GaN层32的厚度尺寸的方式能够使得电流更均匀地分布和提高所述半导体芯片的发光效率。

可选地，在本实用新型的所述半导体芯片的另一个较佳示例中，首先生长所述U-GaN层32于所述N型氮化镓层20，其次再生长所述N-GaN层31于所述U-GaN层32，按照如此规律生长5个周期-30个周期后形成所述电流扩展层30。

接着，在步骤S4，自所述电流扩展层30生长所述量子阱层40。具体地说，首先，在所述金属有机化合物气相外延沉积设备的腔体温度范围被降低至800℃-900℃(包括800℃和900℃)时，通入In源、Ga源、N源和硅烷(SiH4)，以生长所述量子阱层40的InxGa1-xN(0<X<1)的量子垒于所述电流扩展层30的所述N-GaN层31，掺杂浓度为1-5x10¹⁸cm^-3。其次，生长所述量子阱层40的非掺杂的InyGa1-yN量子阱于所述量子垒。优选地，量子阱中In组分比量子垒中In组分高0.05-0.1(包括0.05和0.1)。接着，循环生长量子垒和量子阱，循环周期为4个周期-10个周期(包括4个周期和10个周期)，从而相互层叠的量子垒和量子阱形成层叠于所述电流扩展层30的所述量子阱层40。

优选地，所述量子阱层40的每个量子垒的厚度尺寸范围为10nm-12nm(包括10nm和12nm)，每个量子阱的厚度尺寸范围为3nm-5nm(包括3nm和5nm)。

接着，在步骤S5，自所述量子阱层40生长所述保护层90。具体地说，在所述金属有机化合物气相外延沉积设备的内部温度范围被降低至700℃-800℃(包括700℃和800℃)之后，向所述金属有机化合物气相外延沉积设备通入Ga源和N源，以生长所述保护层90于所述量子阱层40，以使所述保护层90层叠于所述量子阱层40。也就是说，所述保护层90是层叠于所述量子阱层40的低温GaN帽层。优选地，所述保护层90的厚度尺寸范围为30nm-100nm(包括30nm和100nm)。通过生长所述保护层90于所述量子阱层40的方式，能够在后续的生长过程中维持所述量子阱层40的晶体质量，避免后续的高温生长对所述量子阱层40的组分和/或结构的破坏。

接着，在步骤S6，自所述保护层90生长所述电子阻挡层100。具体地说，在所述金属有机化合物气相外延沉积设备的内部温度范围被升高至900℃-1000℃(包括900℃和1000℃)后，通入Al源、Ga源、N源和Mg源，生长镁掺杂的AlGaN的所述电子阻挡层100，其中掺杂浓度为1-10x10¹⁸cm^-3，其中Al源、Ga源和N源为载气，Mg源为掺杂源。优选地，所述电子阻挡层100的厚度尺寸范围为0.1μm-0.5μm(包括0.1μm和0.5μm)。

接着，在步骤S7，自所述电子阻挡层100生长所述P型氮化镓层50。具体地说，向所述金属有机化合物气相外延沉积设备通入Ga源、N源和硅烷(SiH4)，以生长硅掺杂的所述P型氮化镓层50于所述电子阻挡层100，其中Ga源和N源为载气，硅烷(SiH4)为掺杂源。

优选地，所述P型氮化镓层50的厚度尺寸范围为100nm-200nm(包括100nm和200nm)。优选地，所述P型氮化镓层50的掺杂浓度为5-10x10¹⁸cm^-3。

另外，在800℃-900℃(包括800℃和900℃)温度范围于氮气(N2)氛围下退火20分钟-30分钟(包括20分钟和30分钟)，以完成所述半导体芯片的生长。值得一提的是，在退火之前，生长所述N型电极60于所述电流扩展层30和生长所述P型电极70于所述P型氮化镓层50。

依本实用新型的另一个方面，本实用新型进一步提供一发光二极管的半导体芯片的制造方法，其中所述制造方法包括如下步骤：

(f)层叠所述N型氮化镓层20于所述衬底10；

(g)自所述N型氮化镓层20循环生长所述N-GaN层31和所述U-GaN层32，以层叠所述电流扩展层30于所述N型氮化镓层20；

(h)层叠所述量子阱层40于所述电流扩展层30；

(i)层叠所述P型氮化镓层50于所述量子阱层40；以及

(j)电连接所述N型电极60于所述电流扩展层30和电连接所述P型电极70于所述P型氮化镓层50。

进一步地，在所述步骤(b)中，进一步包括步骤：

(b.1)保持层叠有所述N型氮化镓层20的所述衬底10于所述金属有机化合物气相外延沉积设备；

(b.2)通入Ga源、N源和硅烷于所述金属有机化合物气相外延沉积设备，以生长硅掺杂的所述N-GaN层31于所述N型氮化镓层20；

(b.3)通入Ga源和N源于所述金属有机化合物气相外延沉积设备，以生长非掺杂的所述U-GaN层32于所述N-GaN层31；以及

(b.4)循环所述步骤(b.2)和所述步骤(b.3)，以层叠所述电流扩展层30于所述N型氮化镓层20。

优选地，在所述步骤(b)中，所述步骤(b.2)和所述步骤(b.3)的循环周期范围为5个周期-30个周期。

值得注意的是，在本实用新型的附图只用示出的所述半导体芯片的所述衬底10、所述氮化镓缓冲层80、所述N型氮化镓层20、所述电流扩展层30、所述量子阱层40、所述保护层90、所述电子阻挡层100、所述P型氮化镓层50、所述N型电极60和所述P型电极70的厚度仅为示例，其并不表示所述衬底10、所述氮化镓缓冲层80、所述N型氮化镓层20、所述电流扩展层30、所述量子阱层40、所述保护层90、所述电子阻挡层100、所述P型氮化镓层50、所述N型电极60和所述P型电极70的真实厚度。并且，所述衬底10、所述氮化镓缓冲层80、所述N型氮化镓层20、所述电流扩展层30、所述量子阱层40、所述保护层90、所述电子阻挡层100、所述P型氮化镓层50、所述N型电极60和所述P型电极70之间的真实比例也不像附图中示出的那样。

相应地，所述电流扩展层30的所述N-GaN层31和所述U-GaN层32的厚度仅为示例，其并不表示所述N-GaN层31和所述U-GaN层32的真实厚度，并且，所述N-GaN层31和所述U-GaN层32的真实比例也不像附图中示出的那样。

本领域的技术人员可以理解的是，以上实施例仅为举例，其中不同实施例的特征可以相互组合，以得到根据本实用新型揭露的内容很容易想到但是在附图中没有明确指出的实施方式。

本领域的技术人员应理解，上述描述及附图中所示的本实用新型的实施例只作为举例而并不限制本实用新型。本实用新型的目的已经完整并有效地实现。本实用新型的功能及结构原理已在实施例中展示和说明，在没有背离所述原理下，本实用新型的实施方式可以有任何变形或修改。

Claims (40)

1.一发光二极管的半导体芯片，其特征在于，包括：

一衬底；

一N型氮化镓层，其中所述N型氮化镓层层叠于所述衬底；

一电流扩展层，其中所述电流扩展层层叠于所述N型氮化镓层，其中所述电流扩展层包括相互层叠的至少一N-GaN层和至少一U-GaN层；

一量子阱层，其中所述量子阱层层叠于所述电流扩展层；

一P型氮化镓层，其中所述P型氮化镓层层叠于所述量子阱层；

一N型电极，其中所述N型电极被电连接于所述电流扩展层；以及

一P型电极，其中所述P型电极被电连接于所述P型氮化镓层。

2.根据权利要求1所述的半导体芯片，其中所述电流扩展层的任意一个所述U-GaN层的两侧均是所述N-GaN层，并且所述电流扩展层的一个所述N-GaN层与所述N型氮化镓层接触，所述电流扩展层的另一个所述N-GaN层与所述量子阱层接触。

3.根据权利要求2所述的半导体芯片，其中设所述电流扩展层的所述U-GaN层的层数参数为X，所述电流扩展层的所述N-GaN层的层数参数为X+1，其中参数X的取值范围为：5≤X≤30。

4.根据权利要求1所述的半导体芯片，其中所述电流扩展层的一个所述U-GaN层于所述N型氮化镓层接触，所述电流扩展层的一个所述N-GaN层于所述量子阱层接触。

5.根据权利要求2所述的半导体芯片，其中所述电流扩展层的厚度尺寸范围为0.1μm-1μm。

6.根据权利要求3所述的半导体芯片，其中所述电流扩展层的厚度尺寸范围为0.1μm-1μm。

7.根据权利要求1所述的半导体芯片，其中所述电流扩展层的所述N-GaN层的厚度尺寸范围为5nm-15nm，所述U-GaN层的厚度尺寸范围为5nm-15nm。

8.根据权利要求2所述的半导体芯片，其中所述电流扩展层的所述N-GaN层的厚度尺寸范围为5nm-15nm，所述U-GaN层的厚度尺寸范围为5nm-15nm。

9.根据权利要求3所述的半导体芯片，其中所述电流扩展层的所述N-GaN 层的厚度尺寸范围为5nm-15nm，所述U-GaN层的厚度尺寸范围为5nm-15nm。

10.根据权利要求4所述的半导体芯片，其中所述电流扩展层的所述N-GaN层的厚度尺寸范围为5nm-15nm，所述U-GaN层的厚度尺寸范围为5nm-15nm。

11.根据权利要求5所述的半导体芯片，其中所述电流扩展层的所述N-GaN层的厚度尺寸范围为5nm-15nm，所述U-GaN层的厚度尺寸范围为5nm-15nm。

12.根据权利要求6所述的半导体芯片，其中所述电流扩展层的所述N-GaN层的厚度尺寸范围为5nm-15nm，所述U-GaN层的厚度尺寸范围为5nm-15nm。

13.根据权利要求1所述的半导体芯片，其中所述电流扩展层的所述N-GaN层为硅掺杂层，其中掺杂浓度为1-5x10¹⁸cm^-3，其中所述U-GaN层为非掺杂层。

14.根据权利要求2所述的半导体芯片，其中所述电流扩展层的所述N-GaN层为硅掺杂层，其中掺杂浓度为1-5x10¹⁸cm^-3，其中所述U-GaN层为非掺杂层。

15.根据权利要求3所述的半导体芯片，其中所述电流扩展层的所述N-GaN层为硅掺杂层，其中掺杂浓度为1-5x10¹⁸cm^-3，其中所述U-GaN层为非掺杂层。

16.根据权利要求4所述的半导体芯片，其中所述电流扩展层的所述N-GaN层为硅掺杂层，其中掺杂浓度为1-5x10¹⁸cm^-3，其中所述U-GaN层为非掺杂层。

17.根据权利要求5所述的半导体芯片，其中所述电流扩展层的所述N-GaN层为硅掺杂层，其中掺杂浓度为1-5x10¹⁸cm^-3，其中所述U-GaN层为非掺杂层。

18.根据权利要求6所述的半导体芯片，其中所述电流扩展层的所述N-GaN层为硅掺杂层，其中掺杂浓度为1-5x10¹⁸cm^-3，其中所述U-GaN层为非掺杂层。

19.根据权利要求7所述的半导体芯片，其中所述电流扩展层的所述N-GaN层为硅掺杂层，其中掺杂浓度为1-5x10¹⁸cm^-3，其中所述U-GaN层为非掺杂层。

20.根据权利要求8所述的半导体芯片，其中所述电流扩展层的所述N-GaN层为硅掺杂层，其中掺杂浓度为1-5x10¹⁸cm^-3，其中所述U-GaN层为非掺杂层。

21.根据权利要求9所述的半导体芯片，其中所述电流扩展层的所述N-GaN层为硅掺杂层，其中掺杂浓度为1-5x10¹⁸cm^-3，其中所述U-GaN层为非掺杂层。

22.根据权利要求10所述的半导体芯片，其中所述电流扩展层的所述N-GaN层为硅掺杂层，其中掺杂浓度为1-5x10¹⁸cm^-3，其中所述U-GaN层为非掺杂层。

23.根据权利要求11所述的半导体芯片，其中所述电流扩展层的所述N-GaN层为硅掺杂层，其中掺杂浓度为1-5x10¹⁸cm^-3，其中所述U-GaN层为非掺杂层。

24.根据权利要求12所述的半导体芯片，其中所述电流扩展层的所述N-GaN 层为硅掺杂层，其中掺杂浓度为1-5x10¹⁸cm^-3，其中所述U-GaN层为非掺杂层。

25.根据权利要求1至24中任一所述的半导体芯片，进一步包括一氮化镓缓冲层，其中所述氮化镓缓冲层层叠于所述衬底，所述N型氮化镓层层叠于所述氮化镓缓冲层。

26.根据权利要求1至24中任一所述的半导体芯片，进一步包括一保护层，其中所述保护层层叠于所述量子阱层，所述P型氮化镓层层叠于所述保护层。

27.根据权利要求25所述的半导体芯片，进一步包括一保护层，其中所述保护层层叠于所述量子阱层，所述P型氮化镓层层叠于所述保护层。

28.根据权利要求1至24中任一所述的半导体芯片，进一步包括一保护层和一电子阻挡层，其中所述保护层层叠于所述量子阱层，所述电子阻挡层层叠于所述保护层，所述P型氮化镓层层叠于所述电子阻挡层。

29.根据权利要求26所述的半导体芯片，进一步包括一电子阻挡层，其中所述电子阻挡层层叠于所述量子阱层，所述P型氮化镓层层叠于所述电子阻挡层。

30.根据权利要求27所述的半导体芯片，进一步包括一电子阻挡层，其中所述电子阻挡层层叠于所述量子阱层，所述P型氮化镓层层叠于所述电子阻挡层。

31.一半导体芯片的电流扩展层，其特征在于，包括相互层叠的至少一N-GaN层和至少一U-GaN层。

32.根据权利要求31所述的电流扩展层，其中所述电流扩展层的任意一个所述U-GaN层的两侧均是所述N-GaN层。

33.根据权利要求32所述的电流扩展层，其中设所述电流扩展层的所述U-GaN层的层数参数为X，所述电流扩展层的所述N-GaN层的层数参数为X+1，其中参数X的取值范围为：5≤X≤30。

34.根据权利要求31至33中任一所述的电流扩展层，其中所述电流扩展层的厚度尺寸范围为0.1μm-1μm。

35.根据权利要求31至33中任一所述的电流扩展层，其中所述电流扩展层的所述N-GaN层的厚度尺寸范围为5nm-15nm，所述U-GaN层的厚度尺寸范围为5nm-15nm。

36.根据权利要求34所述的电流扩展层，其中所述电流扩展层的所述N-GaN 层的厚度尺寸范围为5nm-15nm，所述U-GaN层的厚度尺寸范围为5nm-15nm。

37.根据权利要求31至33中任一所述的电流扩展层，其中所述电流扩展层的所述N-GaN层为硅掺杂层，其中掺杂浓度为1-5x10¹⁸cm^-3，其中所述U-GaN层为非掺杂层。

38.根据权利要求34所述的电流扩展层，其中所述电流扩展层的所述N-GaN层为硅掺杂层，其中掺杂浓度为1-5x10¹⁸cm^-3，其中所述U-GaN层为非掺杂层。

39.根据权利要求35所述的电流扩展层，其中所述电流扩展层的所述N-GaN层为硅掺杂层，其中掺杂浓度为1-5x10¹⁸cm^-3，其中所述U-GaN层为非掺杂层。

40.根据权利要求36所述的电流扩展层，其中所述电流扩展层的所述N-GaN层为硅掺杂层，其中掺杂浓度为1-5x10¹⁸cm^-3，其中所述U-GaN层为非掺杂层。