CN208971370U - 基于晶体管的抗干扰电路及其晶体管应用电路 - Google Patents

Abstract

本实用新型公开了基于晶体管的抗干扰电路及其晶体管应用电路。基于晶体管的抗干扰电路包括：晶体管、驱动模块和限流模块；所述驱动模块的第一输出端与所述晶体管的驱动端连接，所述驱动模块的第二输出端和所述限流模块的第一端共接并与所述晶体管的低电位端连接；所述驱动模块的输入端用于接入驱动信号，所述驱动模块的输入端还用于与其他抗干扰电路中驱动模块的输入端连接；所述限流模块的第二端接驱动地，所述限流模块的第二端还用于与其他抗干扰电路中限流模块的第二端连接。本实用新型消除了晶体管低电位端的杂散电感引起的驱动回路过流导致驱动回路烧毁，从而引起晶体管失效，保护晶体管安全性能。

Description

基于晶体管的抗干扰电路及其晶体管应用电路

技术领域

本实用新型涉及晶体管技术领域，尤其涉及基于晶体管的抗干扰电路及其晶体管应用电路。

背景技术

IGBT(Insulated Gate Bipolar Transistor)，绝缘栅双极型晶体管，是由BJT(双极型三极管)和MOS(绝缘栅型场效应管)组成的复合全控型电压驱动式功率半导体器件,兼有MOSFET的高输入阻抗和GTR的低导通压降两方面的优点。

杂散电感是指由电路中的导体如：连接导线、元件引线、元件本体等呈现出来的等效电感。杂散电感会使IGBT的集、射极之间产生较高的电压尖峰，从而造成较大的电磁干扰，甚至导致绝缘栅双极性晶体管损坏。

IGBT晶体管并联时，布线中杂散电感存在，杂散电感容易造成晶体管驱动回路过流烧毁，引起IGBT失效，导致并联的IGBT晶体管安全性能差。

实用新型内容

本实用新型实施例提供了基于晶体管的抗干扰电路及其晶体管应用电路，旨在解决现有技术中杂散电感影响晶体管安全性能的问题。

本实用新型实施例第一方面提供了基于晶体管的抗干扰电路，包括：晶体管、驱动模块和限流模块；

所述驱动模块的第一输出端与所述晶体管的驱动端连接，所述驱动模块的第二输出端和所述限流模块的第一端共接并与所述晶体管的低电位端连接；所述驱动模块的输入端用于接入驱动信号，所述驱动模块的输入端还用于与其他抗干扰电路中驱动模块的输入端连接；

所述限流模块的第二端接驱动地，所述限流模块的第二端还用于与其他抗干扰电路中限流模块的第二端连接。

在一个实施例中，所述限流模块包括第一电阻，所述第一电阻的一端与所述限流模块的第一端相连，所述第一电阻的另一端与所述限流模块的第二端相连。

在一个实施例中，所述第一电阻的阻值为0.5Ω-3Ω。

在一个实施例中，所述驱动模块包括分压单元和滤波单元；所述分压单元的第一端与所述驱动模块的输入端连接，所述分压单元的第二端与所述滤波单元的第一端共接并与所述驱动模块的第一输出端连接；所述滤波单元的第二端与所述驱动模块的第二输出端连接。

在一个实施例中，所述分压单元包括第二电阻，所述第二电阻的一端与所述分压单元的第一端相连，所述第二电阻的另一端与所述分压单元的第二端相连。

在一个实施例中，所述滤波单元包括降压子单元和滤波子单元；所述降压子单元的第一端与滤波子单元第一端共接并与所述滤波单元的第一端连接，所述降压子单元的第二端与所述滤波子单元的第二端共接并与所述滤波单元的第二端连接。

在一个实施例中，所述降压子单元包括第三电阻，所述滤波子单元包括电容，所述第三电阻的第一端与所述电容的第一端共接，所述第三电阻的第二端与所述电容的第二端共接。

在一个实施例中，所述晶体管包括IGBT晶体管。

在一个实施例中，所述IGBT晶体管的栅极为所述晶体管的驱动端，所述IGBT晶体管的源极为所述晶体管的低电位端，所述IGBT晶体管的漏极为所述晶体管的高电位端。

本实用新型实施例的第二方面提供了晶体管应用电路，包括若干个基于晶体管的抗干扰电路，所述若干个基于晶体管的抗干扰电路并联连接。

本实用新型实施例与现有技术相比存在的有益效果是：本使用新型中运用限流模块将晶体管驱动回路端限流，在多个晶体管并联使用时，消除了晶体管低电位端的杂散电感引起的驱动回路大电流，防止驱动回路过流导致晶体管驱动失效，保护晶体管安全性能。

附图说明

为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型的一个实施例提供的基于晶体管的抗干扰电路的连接结构示意图；

图2为本实用新型的一个实施例提供的驱动模块的结构示意图；

图3为本实用新型的一个实施例提供的滤波单元结构示意图；

图4为本实用新型的晶体管应用电路的示意图。

具体实施方式

为了使本技术领域的人员更好地理解本方案，下面将结合本方案实施例中的附图，对本方案实施例中的技术方案进行清楚地描述，显然，所描述的实施例是本方案一部分的实施例，而不是全部的实施例。基于本方案中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本方案保护的范围。

本方案的说明书和权利要求书及上述附图中的术语“包括”以及其他任何变形，是指“包括但不限于”，意图在于覆盖不排他的包含。此外，术语“第一”和“第二”等是用于区别不同对象，而非用于描述特定顺序。

以下结合具体附图对本实用新型的实现进行详细地描述：

图1示出了本实用新型一实施例所提供的基于晶体管的抗干扰电路，为了便于说明，仅示出了与本实用新型实施例相关的部分，详述如下：

如图1所示，本实用新型实施例所提供的基于晶体管的抗干扰电路1，包括晶体管300、驱动模块100和限流模块200；

所述驱动模块100的第一输出端与所述晶体管300的驱动端连接，所述驱动模块100的第二输出端和所述限流模块200的第一端共接并与所述晶体管300的低电位端连接；所述驱动模块100的输入端用于接入驱动信号，所述驱动模块100的输入端还用于与其他抗干扰电路1中驱动模块100的输入端连接；

所述限流模块200的第二端接驱动地，所述限流模块200的第二端还用于与其他抗干扰电路1中限流模块200的第二端连接。

在具体应用中，驱动模块100接收到外部的驱动信号，驱动模块100根据驱动信号驱动晶体管300的导通与关闭，当晶体管导通时，晶体管300的低电位端经过限流模块200进行限流。

在具体应用中，晶体管300的高电位端外接高电平信号产生电路。

本实用新型实施例中，在多个晶体管并联使用时，由于杂散电感的存在，晶体管300的低电位端受杂散电感影响会在驱动回路中形成大电流现象，容易导致驱动回路烧毁晶体管失效，本使用新型中运用限流模块200，对晶体管的低电位端引起的电压差进行限流，消除杂散电感对驱动回路的影响，保证了晶体管驱动的安全，保证了电路的正常工作。

如图2所示，在本使用新型的一个实施例中，限流模块200包括第一电阻R1，所述第一电阻R1的一端与所述限流模块200的第一端相连，所述第一电阻R1的另一端与所述限流模块200的第二端相连。

在一个实施例中，第一电阻R1的阻值为0.5Ω-3Ω。

在具体应用中，第一电阻R1为1Ω。第一电阻R1选用小电阻作为限流使用。

在一个实施例中，如图2所示，驱动模块100包括分压单元110和滤波单元120；所述分压单元110的第一端与所述驱动模块100的输入端连接，所述分压单元110的第二端与所述滤波单元120的第一端共接并与所述驱动模块100的第一输出端连接；所述滤波单元120的第二端与所述驱动模块100的第二输出端连接。

在本实施例中，分压单元110接收驱动信号，先经过分压单元110的分压后再进入到晶体管中，当驱动信号因某种原因失效悬空时，由于分压单元110的作用，将晶体管300的驱动端和低电位端钳位于同一点位，防止晶体管误开通而过流烧毁。

在一个实施例中，如图2所示，分压单元110包括第二电阻R2，所述第二电阻R2的一端与所述分压单元110的第一端相连，所述第二电阻R2的另一端与所述分压单元110的第二端相连。

在具体应用中，第二电阻的阻值R2为20Ω。

如图3所示，在本使用新型的一个实施例中，滤波单元120包括降压子单元121和滤波子单元122；所述降压子单元121的第一端与滤波子单元122第一端共接并与所述滤波单元120的第一端连接，所述降压子单元121的第二端与所述滤波子单元122的第二端共接并与所述滤波单元120的第二端连接。

在本实施例中，降压子单元121的作用是保证晶体管不导通的时候，晶体管的信号端下拉接地。滤波子单元122的作用是滤除杂质波，提高电路抗干扰能力。

在一个实施例中，如图3所示，降压子单元121包括第三电阻R3，所述滤波子单元122包括电容C1，所述第三电阻R3的第一端与所述电容C1的第一端共接，所述第三电阻R3的第二端与所述电容C1的第二端共接。

在具体应用中，第三电阻R3的阻值为10KΩ。

在一个实施例中，如图3所示，晶体管300包括IGBT晶体管。

在一个实施例中，如图3所示，IGBT晶体管的栅极为所述晶体管的驱动端，所述IGBT晶体管的源极为所述晶体管的低电位端，所述IGBT晶体管的漏极为所述晶体管的高电位端。

如图4所示，本实用新型实施例所提供的晶体管应用电路，包括若干个以上实施例中任意基于晶体管的抗干扰电路1，所述若干个基于晶体管的抗干扰电路并联连接。

在一个实施例中，如图4所示，若干个晶体管并联。由于杂散电感的存在，当晶体管300导通时，晶体管300的低电位端受杂散电感影响会在驱动回路中形成大电流现象，容易导致驱动回路烧毁晶体管失效，本使用新型中运用限流模块200，对晶体管的低电位端引起的电压差进行限流，消除杂散电感对驱动回路的影响，保证了晶体管驱动的安全，保证了电路的正常工作。

如图4所示，为了便于理解，下面以一个具体应用场景为例进行说明。

两个IGBT晶体管，第一IGBT晶体管和第二IGBT晶体管并联，第一IGBT晶体管的栅极与第一驱动模块的第一输出端相连，第二IGBT晶体管的栅极与第二驱动模块的第一输出端相连，每个IGBT晶体管的源极都与限流模块的第一端相连，限流模块的第二端接驱动地，第一驱动模块的输入端和第二驱动模块的输入端共接。

在第一IGBT晶体管的源极有杂散电感L1，在第二IGBT晶体管的源极有杂散电感L2，当两个IGBT晶体管导通时，如果杂散电感L1>L2，在大电流下或者第一IGBT先于第二IGBT开通，会引起第一IGBT晶体管的源极电势高于第二IGBT晶体管的源极电势，在第一IGBT晶体管的源极和第二IGBT晶体管的源极会出现大电流现象，可能导致驱动模块端的驱动线路过流，导致第一IGBT晶体管和第二IGBT晶体管烧毁，在第一IGBT晶体管和第二IGBT晶体管的源极都接入一小电阻来对源极电流进行限流，消除了杂散电感对源极的影响，保证了IGBT晶体管的安全性能。

以上所述，以上实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的精神和范围。

Claims (10)

1.基于晶体管的抗干扰电路，其特征在于，包括：晶体管、驱动模块和限流模块；

所述驱动模块的第一输出端与所述晶体管的驱动端连接，所述驱动模块的第二输出端和所述限流模块的第一端共接并与所述晶体管的低电位端连接；所述驱动模块的输入端用于接入驱动信号，所述驱动模块的输入端还用于与其他抗干扰电路中驱动模块的输入端连接；

所述限流模块的第二端接驱动地，所述限流模块的第二端还用于与其他抗干扰电路中限流模块的第二端连接。

2.如权利要求1所述的基于晶体管的抗干扰电路，其特征在于，所述限流模块包括第一电阻，所述第一电阻的一端与所述限流模块的第一端相连，所述第一电阻的另一端与所述限流模块的第二端相连。

3.如权利要求2所述的基于晶体管的抗干扰电路，其特征在于，所述第一电阻的阻值为0.5Ω-3Ω。

4.如权利要求1所述的基于晶体管的抗干扰电路，其特征在于，所述驱动模块包括分压单元和滤波单元；所述分压单元的第一端与所述驱动模块的输入端连接，所述分压单元的第二端与所述滤波单元的第一端共接并与所述驱动模块的第一输出端连接；所述滤波单元的第二端与所述驱动模块的第二输出端连接。

5.如权利要求4所述的基于晶体管的抗干扰电路，其特征在于，所述分压单元包括第二电阻，所述第二电阻的一端与所述分压单元的第一端相连，所述第二电阻的另一端与所述分压单元的第二端相连。

6.如权利要求4所述的基于晶体管的抗干扰电路，其特征在于，所述滤波单元包括降压子单元和滤波子单元；所述降压子单元的第一端与滤波子单元第一端共接并与所述滤波单元的第一端连接，所述降压子单元的第二端与所述滤波子单元的第二端共接并与所述滤波单元的第二端连接。

7.如权利要求6所述的基于晶体管的抗干扰电路，其特征在于，所述降压子单元包括第三电阻，所述滤波子单元包括电容，所述第三电阻的第一端与所述电容的第一端共接，所述第三电阻的第二端与所述电容的第二端共接。

8.如权利要求1至6任一项所述的基于晶体管的抗干扰电路，其特征在于，所述晶体管包括IGBT晶体管。

9.如权利要求8所述的基于晶体管的抗干扰电路，其特征在于，所述IGBT晶体管的栅极为所述晶体管的驱动端，所述IGBT晶体管的源极为所述晶体管的低电位端，所述IGBT晶体管的漏极为所述晶体管的高电位端。

10.晶体管应用电路，其特征在于，包括若干个如权利要求1-9所述的任意一项基于晶体管的抗干扰电路，所述若干个基于晶体管的抗干扰电路并联连接。