CN208903924U - 继电器触点保护及干扰抑制电路 - Google Patents

Abstract

本实用新型涉及继电器的保护技术领域，尤其涉及一种继电器触点保护及干扰抑制电路，包括继电器驱动电路，继电器触点保护电路包括压敏器件和电流保险丝，压敏器件并联连接在继电器的两个触点之间，电流保险丝与继电器串联连接。本实用新型将压敏器件并联在继电器触点两端之间，防止触点间的电压超过其额定值，同时降低了对外辐射，将电流保险丝串接在继电器触点中防止其电流超过继电器的额定值，从而保护继电器不损坏，通过增加继电器的过压和过流保护，提高继电器的可靠性，延长继电器的使用寿命。

Description

继电器触点保护及干扰抑制电路

技术领域

本实用新型涉及继电器的保护技术领域，尤其涉及一种继电器触点保护及干扰抑制电路。

背景技术

继电器是失效率比较高的电子器件，常见的继电器触点保护方法是RC阻容吸收法，阻容保护电路中阻容支路和继电器触点并联，如图3所示为常用的继电器阻容保护电路，若负载是感性负载，如电机等，在触点断开时，在触点间会产生较高的反向电动势，通过由阻容支路吸收分流，降低了继电器触点间电压，减缓了继电器触点间拉弧现象，保护了继电器的触点，同时降低了对外辐射。

但电阻、电容要承受感应电压和电源电压串联起来的高压，所以在大电感负载(如电机)及触点频繁分断的场合，即使选用高功率电阻和高额定电压大电流的电容，也经常出现电阻损毁的现象，且RC电路由于取值的限制，也不能完全吸收反向电动势，且继电器触点断开后，外界的电能在电容上储存，反而在触点闭合时，电容会通过触点放电，瞬间有大电流通过继电器触点，反而损害继电器触点。如果多个继电器输出端多个并联，由于电容量很大，电阻很小，更大的电容放电电流一下子就会烧毁继电器触点，即RC吸收回路只能对继电器触点断开进行保护，而不能对继电器触点的闭合进行保护。当多个触点闭合时，多个电容的放电电流可能超过额定电流，从而损坏继电器触点。

实用新型内容

本实用新型提供了一种继电器触点保护及干扰抑制电路，增加继电器触点过压和过流保护，提高了继电器的可靠性。

为了实现本实用新型的目的，所采用的技术方案是：继电器触点保护及干扰抑制电路，包括继电器触点保护电路，继电器触点保护电路包括压敏器件和电流保险丝F1，压敏器件并联连接在继电器K1的两个触点之间，电流保险丝F1与继电器K1串联连接。

作为本实用新型的优化方案，压敏器件为压敏电阻RV1或TVS管，电流保险丝F1为一次性熔断保险丝或自恢复保险丝。

作为本实用新型的优化方案，继电器触点保护及干扰抑制电路还包括继电器驱动电路，继电器驱动电路包括二极管D1，三极管Q1或MOSFET管Q2；三极管Q1的基极或MOSFET管Q2的栅极用于接收高电平或低电平信号，二极管D1的负极接电源，二极管D1的正极与继电器K1的线圈一端连接，三极管Q1的集电极或MOSFET管Q2的漏极与二极管D1的正极连接，三极管Q1的发射极或MOSFET管Q2的源极接地，继电器K1的线圈另一端接电源。

作为本实用新型的优化方案，三极管Q1的基极或MOSFET管Q2的栅极连接控制电路或单片机的IO引脚，控制电路输出高低电平用于驱动三极管Q1或MOSFET管Q2，三极管Q1或MOSFET管Q2使得继电器断开或闭合。

本实用新型具有积极的效果：本实用新型将压敏器件并联在继电器触点两端之间，防止触点间的电压超过其额定值，同时降低了对外辐射，将电流保险丝串接在继电器触点中防止其电流超过继电器的额定值，从而保护继电器不损坏，通过增加继电器的过压和过流保护，提高继电器的可靠性，延长继电器的使用寿命。

附图说明

下面结合附图和具体实施方式对本实用新型作进一步详细的说明。

图1为本实用新型实施例1的电路图；

图2为本实用新型实施例2的电路图；

图3为常用的继电器阻容保护电路图。

具体实施方式

本实用新型公开了一种继电器触点保护及干扰抑制电路。

实施例1

如图1所示，继电器触点保护及干扰抑制电路包括继电器驱动电路和继电器触点保护电路，继电器驱动电路包括二极管D1和三极管Q1，继电器触点保护电路包括压敏器件和电流保险丝F1，三极管Q1的基极用于接收高电平或低电平信号，二极管D1的负极接电源，二极管D1的正极与继电器K1的线圈一端连接，三极管Q1的集电极与二极管D1的正极连接，三极管Q1的发射极接地，继电器K1的线圈另一端接电源，压敏器件并联连接在继电器K1的两个触点之间，电流保险丝F1与继电器K1串联连接。

三极管Q1的基极连接控制电路或单片机的IO引脚，控制电路输出高低电平用于驱动三极管Q1，三极管Q1使得继电器断开或闭合。

其中，三极管Q1为NPN晶体管，当三极管Q1基极被输入高电平时，三极管饱和导通，集电极变为低电平，此时，继电器K1线圈通电，触点吸合。当三极管Q1基极被输入低电平时，三极管Q1截止，继电器K1线圈断电，触点断开。

实施例2

如图2所示，继电器触点保护及干扰抑制电路，包括继电器驱动电路和继电器触点保护电路，继电器驱动电路包括二极管D1和MOSFET管Q2，继电器触点保护电路包括压敏器件和电流保险丝F1，MOSFET管Q2的栅极用于接收高电平或低电平信号，二极管D1的负极接电源，二极管D1的正极与继电器K1的线圈一端连接，MOSFET管Q2的漏极与二极管D1的正极连接，MOSFET管Q2的源极接地，继电器K1的线圈另一端接电源，压敏器件并联连接在继电器K1的两个触点之间，电流保险丝F1与继电器K1串联连接。MOSFET管Q2的栅极连接控制电路或单片机的IO引脚，控制电路输出高低电平用于驱动MOSFET管Q2，MOSFET管Q2使得继电器断开或闭合。

其中，MOSFET管Q2为N沟道增强型场效应晶体管，当MOSFET管Q2栅极被输入高电平时，V_gs大于V_gsth，MOSFET管Q2导通，漏极变为低电平，此时，继电器K1线圈通电，触点吸合。当MOSFET管Q2栅极被输入低电平时，MOSFET管Q2截止，继电器K1线圈断电，触点断开。

实施例1和实施例2的二极管D1为反向续流二极管，避免三极管或MOSFET管断开时集电极或漏极电压过高损坏三极管或MOSFET管。

压敏器件为压敏电阻RV1或TVS管。电流保险丝F1为一次性熔断保险丝或自恢复保险丝。继电器触点保护采用压敏电阻RV1和电流保险丝F1，在触点上并联压敏电阻RV1的目的是过压和防雷保护，串联电流保险丝F1目的是过流保护。压敏电阻是一个阻值会随着两端电压而发生变化的电阻。一般来说当两端电压接近临界值的时候电阻值会迅速减小，当继电器触点打开的时候，加在电路上的感性尖峰会促使压敏电阻的阻值降到很小，压敏器件两端电压被钳位，因此继电器线圈上的电压可以被有效钳位。若压敏电阻接通时电流过大时，电流保险丝会断开，限制电流，保护继电器触点。

以上所述的具体实施例，对本实用新型的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本实用新型的具体实施例而已，并不用于限制本实用新型，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (4)

1.继电器触点保护及干扰抑制电路，其特征在于：包括继电器触点保护电路，所述的继电器触点保护电路包括压敏器件和电流保险丝F1，压敏器件并联连接在继电器K1的两个触点之间，电流保险丝F1与继电器K1串联连接。

2.根据权利要求1所述的继电器触点保护及干扰抑制电路，其特征在于：所述的压敏器件为压敏电阻RV1或TVS管，所述的电流保险丝F1为一次性熔断保险丝或自恢复保险丝。

3.根据权利要求1或2所述的继电器触点保护及干扰抑制电路，其特征在于：所述的继电器触点保护及干扰抑制电路还包括继电器驱动电路，继电器驱动电路包括二极管D1，三极管Q1或MOSFET管Q2；三极管Q1的基极或MOSFET管Q2的栅极用于接收高电平或低电平信号，二极管D1的负极接电源，二极管D1的正极与继电器K1的线圈一端连接，三极管Q1的集电极或MOSFET管Q2的漏极与二极管D1的正极连接，三极管Q1的发射极或MOSFET管Q2的源极接地，继电器K1的线圈另一端接电源。

4.根据权利要求3所述的继电器触点保护及干扰抑制电路，其特征在于：三极管Q1的基极或MOSFET管Q2的栅极连接控制电路或单片机的IO引脚，控制电路输出高低电平用于驱动三极管Q1或MOSFET管Q2，三极管Q1或MOSFET管Q2使得继电器断开或闭合。