CN208820762U - 一种低杂讯降频器电路和低杂讯降频器 - Google Patents

Abstract

本实用新型公开了一种低杂讯降频器电路，包括依次连接的射频信号接收模块、射频信号放大模块、射频信号滤波模块、PLL处理芯片、中频信号输出模块；所述PLL处理芯片的输入端还连接有时钟晶振模块，所述降频器电路还包括供电电路模块；所述射频信号滤波模块为多阶发夹式带通滤波器。本实用新型还公开一种低杂讯降频器，所述降频器包括转换馈电部分、传输部分、和喇叭辐射部分；所述喇叭辐射部分具有接收腔，所述接收腔的内壁上具有多个齿状结构；所述转换馈电部分上还设置有装配结构，所述装配结构包括装配腔以及位于装配腔内的线路板；所述线路板上设置有如上所述的低杂讯降频器电路。

Description

一种低杂讯降频器电路和低杂讯降频器

技术领域

本实用新型涉及通讯用降频器领域，特别是涉及一种低杂讯降频器电路和低杂讯降频器。

背景技术

因市场客户的竞争力需求，以往以分离元件（DRO方案）设计低杂讯降频器的产品已无法满足生产成本竞争优势；且采用分离元件的产品稳定性受环境影响较大。随着卫星产品的广泛使用，低杂讯降频器设计在PLL（锁相环）集成处理芯片方案上的技术也越来越成熟，且产品市场认可度也在逐步提升；但因设计方案延用分离元件DRO（DRO方案）的设计匹配模式，产品在设计成本上面并未完全发挥出相应的优势；同时产品在性能延伸上面,存在一定的可调局限性。

实用新型内容

为了解决现有技术存在的上述问题，合理地利用现有集成处理芯片的特性，在不影响产品功能及特性参数的情况下，结合PLL处理芯片方案匹配设计出一款PCB集成度高，性能优良，且成本精减的低杂讯降频器电路以及低杂讯降频器。

本实用新型公开一种低杂讯降频器电路，包括依次连接的射频信号接收模块、射频信号放大模块、射频信号滤波模块、PLL处理芯片、中频信号输出模块；所述PLL处理芯片的输入端还连接有时钟晶振模块，所述降频器电路还包括供电电路模块；所述射频信号滤波模块为多阶发夹式带通滤波器。

本实用新型采用PLL集成处理芯片，多阶发夹式带通滤波器又称为发夹N型微带带通滤波器：由射频信号接收模块所接收到的射频信号由各匹配的多阶发夹式带通滤波器进行带通频率滤波处理，分别镜像抑制杂波处理后，输出所需要的射频波段。发夹N型微带带通滤波器占用面积大，滤波效果好；传统的双向平行滤波器占用面积小，滤波效果没有发夹N型微带带通滤波器好。

进一步的，所述射频信号接收模块包括水平极化天线和垂直极化天线；所述中频信号输出模块具有中频信号输出模块一和中频信号输出模块二。

进一步的，所述中频信号输出模块包括依次串联的第一电容、第一电阻、第二电容，所述第二电容连接中频信号输出模块的输出端；所述第一电阻、第二电容之间还连接有第三电容，所述第三电容的第二端接地。

进一步的，所述第一电容为5.6pF、第一电阻为10R、第二电容为10pF，所述第三电容为0.5pF。

进一步的，所述射频信号放大模块包括与水平极化天线连接的第一放大器和第二放大器；与垂直极化天线连接的第三放大器和第四放大器。

进一步的，所述射频信号滤波模块包括与第二放大器连接的第一发夹N型微带带通滤波器，以及与第四放大器连接的第二发夹N型微带带通滤波器。

进一步的，所述供电电路模块包括分别与中频信号输出模块一和中频信号输出模块二连接的第一稳压管和第二稳压管；所述供电电路模块还包括复式二合一单向导通电路，所述复式二合一单向导通电路的输入端分别连接第一稳压管和第二稳压管，所述复式二合一单向导通电路的输出端连接PLL处理芯片。

本实用新型还公开一种低杂讯降频器，所述降频器包括转换馈电部分、传输部分、和喇叭辐射部分；所述喇叭辐射部分具有接收腔，所述接收腔的内壁上具有多个齿状结构；所述转换馈电部分上还设置有装配结构，所述装配结构包括装配腔以及位于装配腔内的线路板；所述线路板上设置有上述任一所述的低杂讯降频器电路。

进一步的，所述喇叭辐射部分为三阶式阶梯状结构；所述喇叭辐射部分具有中心轴线，所述多个齿状结构靠近中心轴线的侧面为斜面；所述多个斜面构成了喇叭状辐射面。

进一步的，所述传输部分具有连接腔，所述接收腔与连接腔之间具有连接面，所述连接面与多个斜面连接。

本实用新型具有以下有益效果：

1．本实用新型采用多阶发夹式带通滤波器，由射频信号接收模块所接收到的射频信号经放大模块后，由各匹配的多阶发夹式带通滤波器进行带通频率滤波处理，分别镜像抑制杂波处理后，输出所需要的射频波段到PLL处理芯片。发夹N型微带带通滤波器占用面积大，滤波效果好；传统的双向平行滤波器占用面积小，滤波效果没有发夹N型微带带通滤波器好。

2．中频信号输出模块，PLL处理芯片输出端口经过5.6pF第一电容，再接10R第一电阻后，通过一个0.5pF第三电容落地的调整，再由10pF第二电容输出信号；此部分中频信号输出模块电路，主要是解决产品输出驻波比(Return Loss,也称回波损耗)与输出斜率(P1dB也称1dB输出饱和点)之间的平衡，来满足营运商客户的实验室规格要求。此芯片原设计的1dB输出饱和点是大于3Db，但是输出信号接电阻过大，会对此特性有影响；另外一项规格是输出驻波比。此参数刚好与1dB输出饱和点呈相反特性，若输出匹配电阻过小，其回波损耗将变差；此部分中频信号输出模块电路，是解决此问题的最佳搭配：让最佳smith输出阻抗网络得于实现，使产品前端能高Q值输出；同时，又减小回波损耗，充分发挥PLL处理芯片的后端输出设计参数功能。既确保芯片1dB输出饱和点大于3dB，同时又将输出驻波比值控制在2.0:1的要求以下，使我们产品在性能和规格上面，得于充分的发挥和利用。

3．产品在供电电路模块在各输出端配置稳压网络，此部分主要为产品各个元件提供稳定工作电压。在产品电源端处理时，电源端采用复式二合一单向导通电路，防止两个稳压管输出电压相互反串所构造的电源电路，使中频信号输出模块电路的信号输出端配置的交叉端点减少，降低信号相互间的干扰；从集成上来提升产品输出Ｑ值，以满足市场需求，提升公司市场竞争力。

4．低杂讯降频器，对于PLL（锁相环）处理芯片在性能延伸上面的可调局限性，喇叭辐射部分（喇叭天线）采用齿状结构进行弥补，通过馈源开线的高增益补偿,来改善和提高产品的性价比。

由于采用了齿状喇叭辐射端口，有效抑制了旁瓣，方向图的旋转对称性能得到了改善，并且使得喇叭天线的交叉极化降低，增益较单纯的圆波导开口天线有了很大的提高，不用将圆波导口张成圆锥喇叭天线，也能得到合适的增益，减小了天线的长度。

同时，喇叭辐射部分（喇叭天线）采用齿状结构，可以提升产品波导接收端的放大倍数，从而使产品体积设计减小、重量减轻，但又确保产品的接收信号质量不受影响，提高了产品市场竞争力。

附图说明

图1为本实用新型提供的低杂讯降频器电路的框图；

图2为本实用新型提供的低杂讯降频器电路的电路原理图；

图3为图2所示的电路原理图的水平极化天线、水平极化放大电路和水平滤波单元的局部放大图；

图4为图2所示的电路原理图的垂直极化天线、垂直极化放大电路和垂直滤波单元的局部放大图；

图5为图2所示的电路原理图的PLL处理芯片的局部放大图；

图6为图2所示的电路原理图的中频信号输出模块一的局部放大图；

图7为图2所示的电路原理图的供电电路模块的局部放大图；

图8为图2所示的电路原理图的中频信号输出模块二和时钟晶振模块的局部放大图；

图9为本实用新型提供的一种低杂讯降频器的结构示意图；

图10为本实用新型提供的一种低杂讯降频器的剖视图。

附图标记：

1-射频信号接收模块、11-水平极化天线、12-垂直极化天线、2-射频信号放大模块、21-水平极化放大电路、22-垂直极化放大电路、3-射频信号滤波模块、31-水平滤波单元、32-垂直滤波单元、4- PLL处理芯片、5-中频信号输出模块、51-中频信号输出模块一、52-中频信号输出模块二、6-供电电路模块、7-时钟晶振模块、110-喇叭辐射部分、111-接收腔、112-齿状结构、113-侧面、120-转换馈电部分、121-连接腔、122-连接面、130-传输部分、140-装配结构、141-装配腔。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

实施例一

详细介绍本实用新型实施例提供的一种低杂讯降频器电路。如图1~图8所示，一种低杂讯降频器电路，包括依次连接的射频信号接收模块1、射频信号放大模块2、射频信号滤波模块3、PLL处理芯片4、中频信号输出模块5。所述PLL处理芯片4的输入端还连接有时钟晶振模块7，所述降频器电路还包括供电电路模块6；所述射频信号滤波模块3包括水平滤波单元31和垂直滤波单元32，且均为多阶发夹式带通滤波器。

多阶发夹式带通滤波器又称为发夹N型微带带通滤波器：由射频信号接收模块1所接收到的射频信号由各匹配的多阶发夹式带通滤波器进行带通频率滤波处理，分别镜像抑制杂波处理后，输出所需要的射频波段。发夹N型微带带通滤波器占用面积大，滤波效果好；传统的双向平行滤波器占用面积小，滤波效果没有发夹N型微带带通滤波器好。

射频信号接收模块1包括水平极化天线11和垂直极化天线12。中频信号输出模块5为两路输出，分别是中频信号输出模块一和中频信号输出模块二。

射频信号放大模块2包括水平极化放大电路21和垂直极化放大电路22。水平极化放大电路21与水平极化天线11连接，垂直极化放大电路22与垂直极化天线12连接。由水平极化天线11所过滤后的水平极化射频信号，经由水平极化放大电路21，频宽从10.7GHz－－12.75GHz整个频段信号被放大处理。由垂直极化天线12所过滤后的垂直极化射频信号，频宽从10.7GHz－－12.75GHz整个频段信号被放大处理。水平极化放大电路21包括两级放大电路：第一放大器和第二放大器。垂直极化放大电路22包括两级放大电路：第三放大器和第四放大器。

更具体的实施方案是，第一放大器、第二放大器、第三放大器、第四放大器分别是FET场效应管。如图3~图4所示，第一放大器、第二放大器、第三放大器、第四放大器分别是FET场效应管Q1、Q2、Q4、Q3。

射频信号放大模块2还包括多个电容和电阻。在第一放大器和第二放大器之间具有耦合电容，在第三放大器和第四放大器之间具有耦合电容。第一放大器、第二放大器、第三放大器、第四放大器的前边还具有分别为它们提供偏置电压的电阻。

水平滤波单元31为与第二放大器连接的第一发夹N型微带带通滤波器，垂直滤波单元32为与第四放大器连接的第二发夹N型微带带通滤波器。

由射频信号接收模块1所接收到的射频信号经放大模块后，由各匹配的多阶发夹式带通滤波器进行带通频率滤波处理，分别镜像抑制杂波处理后，输出所需要的射频波段（10.7GHz~12.75GHz）到PLL处理芯片4。发夹N型微带带通滤波器占用面积大，滤波效果好；双向平行滤波器占用面积小，滤波效果没有发夹N型微带带通滤波器好。

PLL处理芯片4优选为RDA3567E、RT320M、RT333S芯片中的其中一种。

时钟晶振模块7用于激发并启动PLL处理芯片4的内部逻辑电路，并控制两路射频信号进行混频处理。当PLL处理芯片4被时钟晶振模块7激发启动后，将放大后的射频信号进行功分，形成低频波段（10 .7GHz~11 .7GHz）和高频波段（11 .7GHz~12 .75GHz），并对低频波段产生9 .75GHz的低频振荡和对高频波段产生10 .6GHz的高频振荡，然后进行混频并形成两路中频信号0 .95GHz~1 .95GHz和1 .1GHz~2 .15GHz。

两路中频信号通过中频信号输出模块5进行滤波后输出。中频信号输出模块二52包括依次串联的第一电容C15、第一电阻R10、第二电容C16，所述第二电容C16的一端为中频信号输出模块二52的输出端；所述第一电阻R10、第二电容C16之间还连接有第三电容C31，所述第三电容C31的第二端接地。

中频信号输出模块一51与中频信号输出模块二52为对称的结构，也包括依次串联的第一电容C28、第一电阻R18、第二电容C27，所述第二电容C27的一端为中频信号输出模块一51的输出端；所述第一电阻R18、第二电容C27之间还连接有第三电容C30，所述第三电容C30的第二端接地。在这里，C15与C28相同，因此都称为第一电容；R10与R18相同，因此都称为第一电阻；C16与C27相同，因此都称为第二电容，C31与C30相同，因此都称为第三电容。

作为优选地方案，第一电容为5.6pF、第一电阻为10R（欧姆）、第二电容为10pF，所述第三电容为0.5pF。

中频信号输出模块5，PLL处理芯片4输出端口经过5.6pF第一电容，再接10R第一电阻后，通过一个0.5pF第三电容落地的调整，再由10pF第二电容输出信号；此部分中频信号输出模块5电路，主要是解决产品输出驻波比(Return Loss,也称回波损耗)与输出斜率(P1dB也称1dB输出饱和点)之间的平衡，来满足营运商客户的实验室规格要求。此芯片原设计的1dB输出饱和点是大于3Db，但是输出信号接电阻过大，会对此特性有影响；另外一项规格是输出驻波比。此参数刚好与1dB输出饱和点呈相反特性，若输出匹配电阻过小，其回波损耗将变差；此部分中频信号输出模块5电路，是解决此问题的最佳搭配：让最佳smith输出阻抗网络得于实现，使产品前端能高Q值输出；同时，又减小回波损耗，充分发挥PLL处理芯片4的后端输出设计参数功能。既确保芯片1dB输出饱和点大于3dB，同时又将输出驻波比值控制在2.0:1的要求以下，使我们产品在性能和规格上面，得于充分的发挥和利用。

供电电路模块6包括分别与中频信号输出模块一5和中频信号输出模块二5连接的第一稳压管U3和第二稳压管U2；所述供电电路模块6还包括复式二合一单向导通电路Q10，复式二合一单向导通电路Q10的输入端分别连接第一稳压管和第二稳压管，所述复式二合一单向导通电路的输出端连接PLL处理芯片4。

产品在供电电路模块6在各输出端配置稳压网络，此部分主要为产品各个元件提供稳定工作电压。在产品电源端处理时，电源端采用复式二合一单向导通电路，防止两个稳压管输出电压相互反串所构造的电源电路，使中频信号输出模块5电路的信号输出端配置的交叉端点减少，降低信号相互间的干扰；从集成上来提升产品输出Ｑ值，以满足市场需求，提升公司市场竞争力。

实施例二

本实用新型还公开一种低杂讯降频器，如图9~图10所示，降频器包括转换馈电部分130、传输部分120、和喇叭辐射部分110。喇叭辐射部分110具有接收腔111，接收腔111的内壁上具有多个齿状结构112。转换馈电部分130上还设置有装配结构140，装配结构140包括装配腔141以及位于装配腔141内的线路板（图中未示出）；在线路板上设置有如实施例一所述的低杂讯降频器电路。

喇叭辐射部分110为三阶式阶梯状结构，喇叭辐射部分110具有中心轴线，所述多个齿状结构112靠近中心轴线的侧面113为斜面；多个斜面构成了近似的喇叭状辐射面，辐射面朝向外侧较大，朝向传输部分120的内侧较小，大致呈喇叭状。

低杂讯降频器，对于PLL（锁相环）处理芯片在性能延伸上面的可调局限性，喇叭辐射部分110（喇叭天线）采用齿状结构112进行弥补，通过馈源开线的高增益补偿,来改善和提高产品的性价比。由于采用了齿状喇叭辐射端口，有效抑制了旁瓣，方向图的旋转对称性能得到了改善，并且使得喇叭天线的交叉极化降低，增益较单纯的圆波导开口天线有了很大的提高，不用将圆波导口张成圆锥喇叭天线，也能得到合适的增益，减小了天线的长度。同时，喇叭辐射部分110（喇叭天线）采用齿状结构112，可以提升产品波导接收端的放大倍数，从而使产品体积设计减小、重量减轻，但又确保产品的接收信号质量不受影响，提高了产品市场竞争力。

传输部分120具有连接腔121，所述接收腔111与连接腔121之间具有连接面122；所述连接面122与多个斜面连接。更优选的方案是，连接面122为截面为梯形的锥形面，斜面也是锥形面的一部分。

本实用新型具有以下有益效果：

1．本实用新型采用多阶发夹式带通滤波器，由射频信号接收模块所接收到的射频信号经放大模块后，由各匹配的多阶发夹式带通滤波器进行带通频率滤波处理，分别镜像抑制杂波处理后，输出所需要的射频波段到PLL处理芯片。发夹N型微带带通滤波器占用面积大，滤波效果好；传统的双向平行滤波器占用面积小，滤波效果没有发夹N型微带带通滤波器好。

2．中频信号输出模块，PLL处理芯片输出端口经过5.6pF第一电容，再接10R第一电阻后，通过一个0.5pF第三电容落地的调整，再由10pF第二电容输出信号；此部分中频信号输出模块电路，主要是解决产品输出驻波比(Return Loss,也称回波损耗)与输出斜率(P1dB也称1dB输出饱和点)之间的平衡，来满足营运商客户的实验室规格要求。此芯片原设计的1dB输出饱和点是大于3Db，但是输出信号接电阻过大，会对此特性有影响；另外一项规格是输出驻波比。此参数刚好与1dB输出饱和点呈相反特性，若输出匹配电阻过小，其回波损耗将变差；此部分中频信号输出模块电路，是解决此问题的最佳搭配：让最佳smith输出阻抗网络得于实现，使产品前端能高Q值输出；同时，又减小回波损耗，充分发挥PLL处理芯片的后端输出设计参数功能。既确保芯片1dB输出饱和点大于3dB，同时又将输出驻波比值控制在2.0:1的要求以下，使我们产品在性能和规格上面，得于充分的发挥和利用。

3．产品在供电电路模块在各输出端配置稳压网络，此部分主要为产品各个元件提供稳定工作电压。在产品电源端处理时，电源端采用复式二合一单向导通电路，防止两个稳压管输出电压相互反串所构造的电源电路，使中频信号输出模块电路的信号输出端配置的交叉端点减少，降低信号相互间的干扰；从集成上来提升产品输出Ｑ值，以满足市场需求，提升公司市场竞争力。

4．低杂讯降频器，对于PLL（锁相环）处理芯片在性能延伸上面的可调局限性，喇叭辐射部分（喇叭天线）采用齿状结构进行弥补，通过馈源开线的高增益补偿,来改善和提高产品的性价比。

由于采用了齿状喇叭辐射端口，有效抑制了旁瓣，方向图的旋转对称性能得到了改善，并且使得喇叭天线的交叉极化降低，增益较单纯的圆波导开口天线有了很大的提高，不用将圆波导口张成圆锥喇叭天线，也能得到合适的增益，减小了天线的长度。

同时，喇叭辐射部分（喇叭天线）采用齿状结构，可以提升产品波导接收端的放大倍数，从而使产品体积设计减小、重量减轻，但又确保产品的接收信号质量不受影响，提高了产品市场竞争力。

应当理解的是，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进或变换都应属于本实用新型所附权利要求的保护范围之内。

Claims (10)

1.一种低杂讯降频器电路，包括依次连接的射频信号接收模块、射频信号放大模块、射频信号滤波模块、PLL处理芯片、中频信号输出模块；其特征在于，所述PLL处理芯片的输入端还连接有时钟晶振模块，所述降频器电路还包括供电电路模块；所述射频信号滤波模块为多阶发夹式带通滤波器。

2.根据权利要求1所述的低杂讯降频器电路，其特征在于，所述射频信号接收模块包括水平极化天线和垂直极化天线；所述中频信号输出模块具有中频信号输出模块一和中频信号输出模块二。

3.根据权利要求1所述的低杂讯降频器电路，其特征在于，所述中频信号输出模块包括依次串联的第一电容、第一电阻、第二电容，所述第二电容的一端为中频信号输出模块的输出端；所述第一电阻、第二电容之间还连接有第三电容，所述第三电容的第二端接地。

4.根据权利要求3所述的低杂讯降频器电路，其特征在于，所述第一电容为5.6pF、第一电阻为10R、第二电容为10pF，所述第三电容为0.5pF。

5.根据权利要求2所述的低杂讯降频器电路，其特征在于，所述射频信号放大模块包括与水平极化天线连接的第一放大器和第二放大器；与垂直极化天线连接的第三放大器和第四放大器。

6.根据权利要求5所述的低杂讯降频器电路，其特征在于，所述射频信号滤波模块包括与第二放大器连接的第一多阶发夹式带通滤波器，以及与第四放大器连接的第二多阶发夹式带通滤波器。

7.根据权利要求2所述的低杂讯降频器电路，其特征在于，所述供电电路模块包括分别与中频信号输出模块一和中频信号输出模块二连接的第一稳压管和第二稳压管；所述供电电路模块还包括复式二合一单向导通电路，所述复式二合一单向导通电路的输入端分别连接第一稳压管和第二稳压管，所述复式二合一单向导通电路的输出端连接PLL处理芯片。

8.一种低杂讯降频器，所述降频器包括转换馈电部分、传输部分、和喇叭辐射部分；其特征在于，所述喇叭辐射部分具有接收腔，所述接收腔的内壁上具有多个齿状结构；所述转换馈电部分上还设置有装配结构，所述装配结构包括装配腔以及位于装配腔内的线路板；所述线路板上设置有权利要求1-7中任一所述的低杂讯降频器电路。

9.根据权利要求8所述的低杂讯降频器，其特征在于，所述喇叭辐射部分为三阶式阶梯状结构；所述喇叭辐射部分具有中心轴线，所述多个齿状结构靠近中心轴线的侧面为斜面；所述多个斜面构成了喇叭状辐射面。

10.根据权利要求9所述的低杂讯降频器，其特征在于，所述传输部分具有连接腔，所述接收腔与连接腔之间具有连接面，所述连接面与多个斜面连接。