CN208782782U - 全差分跨阻放大器电路及通讯装置 - Google Patents
全差分跨阻放大器电路及通讯装置 Download PDFInfo
- Publication number
- CN208782782U CN208782782U CN201820862492.9U CN201820862492U CN208782782U CN 208782782 U CN208782782 U CN 208782782U CN 201820862492 U CN201820862492 U CN 201820862492U CN 208782782 U CN208782782 U CN 208782782U
- Authority
- CN
- China
- Prior art keywords
- transistor
- amplifying circuit
- fully differential
- amplifier
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Amplifiers (AREA)
Abstract
本公开涉及一种跨阻放大器电路及通讯装置。一种跨阻放大电路,包括:第一放大电路、第二放大电路及放大器。第一放大电路具有输入端和输出端。第一放大电路经配置以藉由输入端获取输入电流,并于输出端产生输出电压。第二放大电路具有输入端以及输出端。第二放大电路经配置以藉由输入端获取输入电流,并于输出端产生输出电压。放大器具有第一输入端及第二输入端,第一输入端与第一放大电路的输出端连接且第二输入端与第二放大电路的输出端连接。一种通讯装置具有接收装置,所述接收装置包括上述的全差分跨阻放大电路。
Description
技术领域
本申请涉及放大电路,特别是涉及一种全差分跨阻放大电路及通讯装置。
背景技术
以下说明及实例并不由于其包含于此章节中而被认为是现有技术。
跨阻放大器(Transimpedance Amplifier,TIA)通常用于将输入电流信号转换为对应的输出电压信号。跨阻放大器通常用于从前一级检测电路接收电流信号,从前一级检测电路输出的电流信号由跨阻放大器接收、并转换为可被跨阻放大器后一级的处理器处理的对应电压信号。其中,前一级检测电路通常为传感器件,后一级的处理器通常用于处理电压信号。
实用新型内容
本揭露的实施例之一在于提供一种全差分跨阻放大器电路,包括:第一放大电路、第二放大电路及放大器。该第一放大电路具有输入端和输出端。该第一放大电路经配置以藉由所述输入端获取输入电流,并于所述输出端产生输出电压。该第二放大电路具有输入端以及输出端。所述第二放大电路经配置以藉由所述输入端获取输入电流,并于所述输出端产生输出电压。该放大器具有第一输入端及第二输入端,所述第一输入端与所述第一放大电路的输出端连接且所述第二输入端与所述第二放大电路的输出端连接。
本揭露实施例还提供了一种通讯装置,其具有接收装置,所述接收装置包括上述的全差分跨阻放大电路。
附图说明
图1所示是本揭露一实施例的全差分跨阻放大电路的电路结构示意图。
图2所示是本揭露一实施例的全差分跨阻放大电路的电路结构示意图。
图3所示是本揭露一实施例的全差分跨阻放大电路的电路结构示意图。
图4所示是本揭露一实施例的全差分跨阻放大电路的电路结构示意图。
图5所示是本揭露一实施例的全差分跨阻放大电路的电路结构示意图。
图6所示是本揭露一实施例的全差分跨阻放大电路的电路结构示意图。
图7所示是本揭露一实施例的全差分跨阻放大电路的电路结构示意图。
图8所示是本揭露一实施例的全差分跨阻放大电路的电路结构示意图。
具体实施方式
本揭露实施例提供用于实施本揭露实施例的不同特征的诸多不同实施例或实例。下文将描述组件及布置的特定实例以简化本揭露实施例。
为便于描述,“第一”、“第二”、“第三”等等可在本文中用于区分一个图或一系列图的不同组件。“第一”、“第二”、“第三”等等不意欲描述对应组件。
如图1所示为本揭露一实施例的全差分跨阻放大电路的结构示意图。该跨阻放大电路包括第一放大电路、第二放大电路及负反馈电路。根据本揭露一实施例,该第一放大电路包括输入端、输出端VOUT1、第一晶体管M1A、第二晶体管M2A、第一电阻器RFA、第二电阻器RLA和直流源I1A;该第一放大电路包括输入端、输出端VOUT2、第一晶体管M1B、第二晶体管M2B、第一电阻器RFB、第二电阻器RLB和直流源I1B;且该负反馈电路包括第一放大器OPA、第二放大器OPB、第三晶体管M3A和第四晶体管M3B。
根据本揭露一实施例,第一放大电路的第一晶体管M1A的栅极可作为该全差分跨阻放大电路的第一输入端(或第一放大电路的输入端)且第一放大电路的第一晶体管M1A的漏极可作为该全差分跨阻放大电路的第一输出端VOUT1(或第一放大电路的输出端)。第一放大电路的第一晶体管M1A的栅极经配置以接收由光电感应装置(光电二极管)PDA提供之输入电流iINA。该光电感应装置PDA的另一端与第一供电端VDD1连接,第一供电端 VDD1用于给光电感应装置PDA提供工作电压。第一放大电路的第一电阻器RFA连接在第一晶体管M1A的栅极与第二晶体管M2A的源极之间。第一放大电路的第一晶体管M1A的源极与接地端连接,第一晶体管M1A的漏极连接第二电阻器RLA的一端,第二电阻器RLA的另一端与电流源连接。根据本揭露一实施例,该电流源具有晶体管M4。晶体管M4的栅极连接至偏置电压端VBIA,晶体管M4的源极连接至第二供电端VDD2,晶体管M4的漏极连接至第二电阻器RLA的一端。第一放大电路的第二晶体管M2A的栅极与第一晶体管M1A的漏极连接,第二晶体管M2A的漏极与第一供电端VDD1连接。直流源I1A串联于第二晶体管M2A的源极与接地端GND之间。
根据本揭露一实施例,第二放大电路的第一晶体管M1B的栅极可作为该全差分跨阻放大电路的第一输入端(或第二放大电路的输入端)且第二放大电路的第一晶体管M1B的漏极可作为该全差分跨阻放大电路的第二输出端VOUT2(或第二放大电路的输出端)。第二放大电路与第一放大电路的结构及连接实质上相同。根据本揭露一实施例,第一放大电路与第二放大电路的输入端(或全差分跨阻放大电路的第一输入端及第二输入端)所接收的信号为差分信号;且第一放大电路与第二放大电路的输出端VOUT1及VOUT2(或全差分跨阻放大电路的第一输出端及第二输出端)所输出的信号为差分信号。
第二放大电路的第一晶体管M1B的栅极经配置以接收由光电感应装置(光电二极管) PDB提供之输入电流iINB。该光电感应装置PDB的另一端与第一供电端VDD1连接,第一供电端VDD1用于给光电感应装置PDB提供工作电压。第二放大电路的第一电阻器RFB连接在第一晶体管M1B的栅极与第二晶体管M2B的源极之间。第一放大电路的第一晶体管M1B的源极与接地端连接,第一晶体管M1B的漏极连接第二电阻器RLB的一端,第二电阻器 RLB的另一端与电流源连接。根据本揭露一实施例,该电流源具有晶体管M4。晶体管 M4的漏极连接至第二电阻器RLB的一端。第二放大电路的第二晶体管M2B的栅极与第一晶体管M1B的漏极连接,第二晶体管M2B的漏极与第一供电端VDD1连接。直流源I1B串联于第二晶体管M2B的源极与接地端GND之间。
负反馈电路的第一放大器OPA包括第一输入端(如图1中标示“-”的端点)、第二输入端(如图1中标示“+”的端点)和输出端,第一输入端与第一放大电路的输出端VOUT1连接,第二输入端与参考电压VREF连接。负反馈电路的第二放大器OPB包括第一输入端(如图1中标示“-”的端点)、第二输入端(如图1中标示“+”的端点)和输出端,第一输入端与第二放大电路的输出端VOUT2连接,第二输入端与参考电压VREF连接。负反馈电路的第三晶体管 M3A具有源极、漏极和栅极,其中第三晶体管M3A的栅极与第一放大器OPA的输出端连接,第三晶体管M3A的源极连接接地端GND,且第三晶体管M3A的漏极与第一放大电路的第一晶体管M1A的栅极连接。负反馈电路的第四晶体管M3B具有源极、漏极和栅极,其中第四晶体管M3B的栅极与第二放大器OPB的输出端连接,第四晶体管M3B的源极连接接地端GND,且第四晶体管M3B的漏极与第二放大电路的第一晶体管M1B的栅极连接。
全差分跨阻放大电路将光电感应装置PDA及PDB所感应的光信号转变为电流信号iINA及iINB,以作为该全差分跨阻放大电路的差分输入电流信号,并以放大后的差分电压信号从输出端VOUT1及VOUT2输出。该全差分跨阻放大电路实现对电流信号的线性放大。光电感应装置所接收的光电信号通常具有非常大的动态范围,当输入电流较大且超过该全差分跨阻放大电路的输入范围时,会使该全差分跨阻放大电路的线性度性能降低,从而限制了该全差分跨阻放大电路的应用。举例而言,当全差分跨阻放大器的输入电流iINA及iINB增大时,通过第一电阻器RFA及RFB的电流增大,从而使第一电阻器RFA及RFB两端的电压增大,第一晶体管M1A及M1B的漏极和第二电阻器RLA及RLB所在支路上的电流I2A及 I2B变大,第二电阻器RLA及RLB两端的电压差增大,使放大电路输出端VOUT1及VOUT2的输出电压减小,导致线性度性能下降。由于第一放大器OPA及第一放大器OPB的存在,通过设置参考电压VREF并将参考电压VREF与输出端VOUT1及VOUT2的电压差进行放大,从而控制第三晶体管M3A及第四晶体管M3B的电流,以降低流向第一电阻器RFA及RFB的电流,使第一电阻器RFA及RFB两端的电压下降,从而补偿抵消第一晶体管M1A及M1B的栅极的电压的增大,以实现负反馈。因此,图1之全差分跨阻放大电路之负反馈电路可在在输入电流增大的情况下,提高了该全差分跨阻放大电路的线性度,增大了线性输入范围,反之亦然。换言之,图1之负反馈电路可与第一放大电路及第二放大电路连接,并被配置为当输入电流iINA及iINB改变时,根据输出端VOUT1及VOUT2的输出电压和参考电压VREF的差调整输入端的电压。
如图1所示,负反馈电路是由两组电路独立运作(如第一放大器OPA及第三晶体管M3A连接第一放大电路的输入端与输出端VOUT1,而第二放大器OPB及第四晶体管M3B连接第二放大电路的输入端与输出端VOUT2),因此全差分跨阻放大电路的失调或误差无法完全消除,且需要较大的功耗。此外,由于第三晶体管M3A及第四晶体管M3B的漏极分别连接至第一放大电路及第二放大电路的输入端,故增大了全差分跨阻放大电路输入噪声,并降低全差分跨阻放大电路的带宽。
如图2所示为本揭露一实施例的全差分跨阻放大电路的结构示意图。图2中的全差分跨阻放大电路与图1中的全差分跨阻放大电路相似,其主要相异之处在于:图2的负反馈电路仅包括一个放大器OP1,且负反馈电路的第三晶体管M3A及第四晶体管M3B的漏极连接至第一电阻器RFA及RFB的一端。
负反馈电路的放大器OP1包括第一输入端、第二输入端、第三输入端、第一输出端和第二输出端。放大器OP1的第一输入端与第一放大电路的输出端VOUT1连接,第二输入端与参考电压VREF连接,且第三输入端与第二放大电路的输出端VOUT2连接。放大器OP1的第一输出端与第三晶体管M3A的栅极连接,且第二输出端与第四晶体管M3B的栅极连接。负反馈电路的的第三晶体管M3A的源极连接接地端GND,且第三晶体管M3A的漏极与第一放大电路的第一电阻器RFA的一端连接。负反馈电路的的第四晶体管M3B的源极连接接地端GND,且第四晶体管M3B的漏极与第二放大电路的第一电阻器RFB的一端连接。
光电感应装置所接收的光电信号通常具有非常大的动态范围,当输入电流较大且超过该全差分跨阻放大电路的输入范围时,会使该全差分跨阻放大电路的线性度性能降低,从而限制了该全差分跨阻放大电路的应用。举例而言,当全差分跨阻放大器的输入电流iINA及iINB增大时,通过第一电阻器RFA及RFB的电流增大,从而使第一电阻器RFA及RFB两端的电压增大,第一晶体管M1A及M1B的漏极和第二电阻器RLA及RLB所在支路上的电流I2A及I2B变大,第二电阻器RLA及RLB两端的电压差增大,使放大电路输出端VOUT1及VOUT2的输出电压减小,导致线性度性能下降。由于放大器OP1的存在,通过设置参考电压VREF并将参考电压VREF与输出端VOUT1及VOUT2的电压差进行放大,从而控制第三晶体管M3A及第四晶体管M3B的栅极电压,以降低第三晶体管M3A及第四晶体管M3B的漏极与源极之间的电压,从而补偿抵消第一晶体管M1A及M1B的栅极的电压的增大,以实现负反馈。因此,图2之全差分跨阻放大电路之负反馈电路可在在输入电流增大的情况下,提高了该全差分跨阻放大电路的线性度,增大了线性输入范围,反之亦然。换言之,图2之负反馈电路可与第一放大电路及第二放大电路连接,并被配置为当输入电流iINA及iINB改变时,根据输出端VOUT1及VOUT2的输出电压和参考电压VREF的差调整输入端的电压。
如图2所示,全差分跨阻放大电路的输出端VOUT1及VOUT2共享一个放大器OP1,可使该全差分跨阻放大电路能均衡运作,极大的减少(甚至基本消除)全差分跨阻放大电路的失调或误差。此外,由于图2的全差分跨阻放大电路仅需一个放大器OP1,故相较于图1的全差分跨阻放大电路,可具有较低的功耗。此外,由于图2的全差分跨阻放大电路的第三晶体管M3A及第四晶体管M3B的漏极并未直接连接至第一放大电路及第二放大电路的输入端,故可降低全差分跨阻放大电路输入噪声,并增加全差分跨阻放大电路的带宽。
如图3所示为本揭露一实施例的全差分跨阻放大电路的电路结构示意图。图3中的全差分跨阻放大电路与图2中的全差分跨阻放大电路相似,其主要相异之处在于:图3 的第一放大电路还包括第五晶体管M5A,且第二放大电路还包括第五晶体管M5B。第一放大电路的第五晶体管M5A包括源极、漏极和栅极,第五晶体管M5A的源极与第一晶体管M1A的漏极连接,第五晶体管M5A的漏极与第二电阻器RLA的第一端子连接,第五晶体管M5A的栅极与偏置电压端VBA连接并用于接收偏置电压。第二放大电路的第五晶体管M5B包括源极、漏极和栅极,第五晶体管M5B的源极与第一晶体管M1B的漏极连接,第五晶体管M5B的漏极与第二电阻器RLB的第一端子连接,第五晶体管M5B的栅极与偏置电压端VBB连接并用于接收偏置电压。
其中偏置电压端VBA与VBB可以连接的外部偏置电路,第一放大电路的第一晶体管M1A和第五晶体管M5A构成垂直迭加(Cascode)放大结构,且第二放大电路的第一晶体管M1B和第五晶体管M5B构成Cascode放大结构,其中Cascode放大结构为共源共栅结构。通过设置第五晶体管M5A及M5B以减少第一晶体管M1A及M1B的漏极的阻抗,进一步提高全差分跨阻放大电路的线性度。
如图4所示为本揭露一实施例的全差分跨阻放大电路的电路结构示意图。图4中的全差分跨阻放大电路与图3中的全差分跨阻放大电路相似,其主要相异之处在于:第一放大电路还包括放大器OP2A,且第二放大电路还包括放大器OP2B。第一放大电路的放大器OP2A的输入端与第五晶体管M5A的源极连接,放大器OP2A的输出端与第五晶体管 M5A的栅极连接。第二放大电路的放大器OP2B的输入端与第五晶体管M5B的源极连接,放大器OP2B的输出端与第五晶体管M5B的栅极连接。
第一放大电路的放大器OP2A与第五晶体管M5A构成负反馈回路,且第一晶体管M1A、第五晶体管M5A和放大器OP2A构成Regulated Cascode放大结构,其中Regulated Cascode放大结构为调节式共源共栅结构。第二放大电路的放大器OP2B与第五晶体管M5B构成负反馈回路,且第一晶体管M1B、第五晶体管M5B和放大器OP2B构成Regulated Cascode 放大结构,其中Regulated Cascode放大结构为调节式共源共栅结构。这样可以进一步降低第一晶体管M1A及M1B的漏极的阻抗,且衰减第一晶体管M1A及M1B的漏极的不利的纹波电压,进一步提高全差分跨阻放大电路的线性度。
如图5所示为本揭露一实施例的全差分跨阻放大电路的电路结构示意图。图5中的全差分跨阻放大电路与图2中的全差分跨阻放大电路相似,其主要相异之处在于:第一放大电路的第二晶体管M2A的漏极及第二放大电路的第二晶体管M2B的漏极与电流源连接。根据本揭露一实施例,该电流源具有晶体管M4B。晶体管M4B的栅极连接至偏置电压端VBIB,晶体管M4B的源极连接至第二供电端VDD2,且晶体管M4B的漏极连接至第一放大电路的第二晶体管M2A的漏极及第二放大电路的第二晶体管M2B的漏极。藉由增加晶体管M4B,可加强全差分跨阻放大电路的共模噪声抑制。
如图6所示为本揭露一实施例的全差分跨阻放大电路的电路结构示意图。图6中的全差分跨阻放大电路是结合图3中的全差分跨阻放大电路与图5中的全差分跨阻放大电路。例如,相较于图2中的全差分跨阻放大电路,图6中的全差分跨阻放大电路还包括第五晶体管M5A及M5B、和晶体管M4B。因此,图6中的全差分跨阻放大电路可同时具有图2、3及5中的全差分跨阻放大电路的优点及功效。
如图7所示为本揭露一实施例的全差分跨阻放大电路的电路结构示意图。图7中的全差分跨阻放大电路是结合图4中的全差分跨阻放大电路与图5中的全差分跨阻放大电路。例如,相较于图2中的全差分跨阻放大电路,图7中的全差分跨阻放大电路还包括第五晶体管M5A及M5B、放大器OP2A及OP2B、和晶体管M4B。因此,图7中的全差分跨阻放大电路可同时具有图2、4及5中的全差分跨阻放大电路的优点及功效。
如图8所示为本揭露一实施例的全差分跨阻放大电路的电路结构示意图。图8中的全差分跨阻放大电路与图4中的全差分跨阻放大电路相似,其主要相异之处在于:图8 的放大器OP1仅具有两个输入端,其分别连接至全差分跨阻放大电路的输出端VOUT1及 VOUT2。其中,放大器OP1的输出电压为差分电压信号。
在本揭露一实施例中,全差分跨阻放大电路采用CMOS工艺、BiCMOS工艺或双极性工艺形成,但并不限定于此。该全差分跨阻放大电路可以实现于单一集成器件中,也可以采用分立元器件实现,具体实现方式可以根据实际情况进行选择。
综上所述,本揭露的一些实施例至少具有如下效果:提高全差分跨阻放大电路的线性输入范围和线性度,降低全差分跨阻放大电路的功耗,及增加全差分跨阻放大电路的带宽。此外,电路实现条件简易。
本揭露一实施例还提供了一种通讯装置,其具有传送装置及接收装置,该接收装置包括上述图1至图8的跨阻放大器。
在本揭露一些实施例中,该接收装置可以为光接收机,但并不限定于此。例如,该全差分跨阻放大电路可以作为混频器的前端。
在本说明书通篇中对“本揭露一实施例”或类似术语的参考意指连同其它实施例一起描述的特定特征、结构或特性包含于至少一个实施例中且可未必呈现在所有实施例中。因此,短语“本揭露一实施例”或类似术语在本说明书通篇中的各处的相应出现未必指同一实施例。此外,可以任何适合方式来组合任何特定实施例的所述特定特征、结构或特性与一或多个其它实施例。应理解,本文中所描述及图解说明的实施例的其它变化及修改鉴于本文中的教示是可能的且将被视为本揭露的精神及范围的部分。
本揭露的技术内容及技术特点已揭示如上,然而熟悉本领域的技术人员仍可能基于本揭露的教示及揭示而作种种不背离本揭露精神的替换及修饰。因此,本揭露的保护范围应不限于实施例所揭示的内容,而应包括各种不背离本揭露的替换及修饰,并为本专利申请权利要求书所涵盖。
Claims (11)
1.一种全差分跨阻放大器电路,其特征在于,所述全差分跨阻放大器电路包括:
第一放大电路,其具有输入端和输出端,所述第一放大电路经配置以藉由所述输入端获取输入电流,并于所述输出端产生输出电压;
第二放大电路,其具有输入端以及输出端,所述第二放大电路经配置以藉由所述输入端获取输入电流,并于所述输出端产生输出电压;以及
放大器,其具有第一输入端及第二输入端,所述第一输入端与所述第一放大电路的输出端连接且所述第二输入端与所述第二放大电路的输出端连接。
2.根据权利要求1所述的全差分跨阻放大器电路,其特征在于
所述放大器具有第三输入端,其经配置以接收参考电压;
所述放大器具有第一输出端,其经组态以根据所述第一输入端与所述第三输入端之电压差产生第一输出信号;及
所述放大器具有第二输出端,其经组态以根据所述第二输入端与所述第三输入端之电压差产生第二输出讯号。
3.根据权利要求2所述的全差分跨阻放大器电路,其特征在于
所述放大器被配置为当所述第一放大电路获取的输入电流改变时,根据所述第一输出信号调整所述放大器的输入端的电压;及/或
所述放大器被配置为当所述第二放大电路获取的输入电流改变时,根据所述第二输出信号调整所述放大器的输入端的电压。
4.根据权利要求2所述的全差分跨阻放大器电路,其特征在于,所述全差分跨阻放大器电路进一步包括:
第一晶体管,所述第一晶体管的栅极与所述放大器的所述第一输出端连接,所述第一晶体管的源极连接到接地端,所述第一晶体管的漏极经由第一电阻器与放大器的输入端连接;且
第二晶体管,所述第二晶体管的栅极与所述放大器的所述第二输出端连接,所述第二晶体管的源极连接到接地端,所述第二晶体管的漏极经由第二电阻器与放大器的输入端连接。
5.根据权利要求1所述的全差分跨阻放大器电路,其特征在于:
所述第一放大电路包括:
第一晶体管,所述第一晶体管的栅极与所述第一放大电路的输入端连接,所述第一晶体管的源极与接地端连接;
第二晶体管,所述第二晶体管的栅极与所述第一放大电路的输出端连接;
第一电阻器,其连接于所述第一输入端与所述第二晶体管的源极之间;且
第二电阻器,所述第二电阻器的第一端子与所述第二晶体管的所述栅极连接,所述第二电阻器的第二端子与第一电流源连接;且
所述第二放大电路包括:
第三晶体管,所述第三晶体管的栅极与所述第二放大电路的输入端连接,所述第三晶体管的源极与接地端连接;
第四晶体管,所述第四晶体管的栅极与所述第二放大电路的输出端连接;
第三电阻器,其连接于所述第二放大电路的输入端与所述第四晶体管的源极之间;且
第四电阻器,所述第四电阻器的第一端子与所述第四晶体管的所述栅极连接,所述第四电阻器的第二端子与所述第一电流源连接。
6.根据权利要求5所述的全差分跨阻放大器电路,其特征在于,所述全差分跨阻放大器电路进一步包含第二电流源,其与所述第二晶体管的漏极及所述第四晶体管的漏极连接。
7.根据权利要求5所述的全差分跨阻放大器电路,其特征在于所述全差分跨阻放大器电路还包括:
第五晶体管,所述第五晶体管的源极与所述第一晶体管的漏极连接,所述第五晶体管的漏极与所述第二电阻器的第一端子连接;以及
第六晶体管,所述第六晶体管的源极与所述第三晶体管的漏极连接,所述第六晶体管的漏极与所述第四电阻器的第一端子连接。
8.根据权利要求7所述的全差分跨阻放大器电路,其特征在于所述全差分跨阻放大器电路还包括:
第一反向放大器,其所述第一反向放大器的输入端连接到所述第五晶体管的所述源极,所述第一反向放大器的输出端连接到所述第五晶体管的栅极;以及
第二反向放大器,其所述第二反向放大器的输入端连接到所述第六晶体管的所述源极,所述第二反向放大器的输出端连接到所述第六晶体管的栅极。
9.根据权利要求1-8中任一项所述的全差分跨阻放大器电路,其特征在于所述全差分跨阻放大器电路还包括:
第一光电感应装置,其连接至所述第一放大电路的所述输入端,并经配置以提供所述输入电流至所述第一放大电路;
第二光电感应装置,其连接至所述第二放大电路的所述输入端,并经配置以提供所所述输入电流至所述第二放大电路。
10.根据权利要求1-8中任一项所述的全差分跨阻放大器电路,其特征在于,所述全差分跨阻放大电路采用CMOS工艺、BiCMOS工艺或双极型工艺形成。
11.一种通讯装置,其特征在于所述通讯装置具有接收装置且所述通讯装置包括如权利要求1-10所述的全差分跨阻放大器电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201820862492.9U CN208782782U (zh) | 2018-06-05 | 2018-06-05 | 全差分跨阻放大器电路及通讯装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201820862492.9U CN208782782U (zh) | 2018-06-05 | 2018-06-05 | 全差分跨阻放大器电路及通讯装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN208782782U true CN208782782U (zh) | 2019-04-23 |
Family
ID=66148950
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201820862492.9U Active CN208782782U (zh) | 2018-06-05 | 2018-06-05 | 全差分跨阻放大器电路及通讯装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN208782782U (zh) |
-
2018
- 2018-06-05 CN CN201820862492.9U patent/CN208782782U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4472874B2 (ja) | 検出回路 | |
CN105393453B (zh) | 具有宽输入电流范围的跨阻抗放大器的装置和方法 | |
US9716470B2 (en) | Apparatus and methods for compensating an operational amplifier | |
CN104737442A (zh) | 跨阻抗型电子装置、具有此装置的光纤通信系统及操作此装置的方法 | |
US6359517B1 (en) | Photodiode transimpedance circuit | |
CA2324109A1 (en) | Wide-dynamic-range variable-gain amplifier | |
US7030702B2 (en) | Optical receiver with wide dynamic range transimpedance amplifier | |
US6879217B2 (en) | Triode region MOSFET current source to bias a transimpedance amplifier | |
CN109861661A (zh) | 一种跨阻放大器和跨阻放大器电路 | |
US3786362A (en) | Balanced output operational amplifier | |
CN209787128U (zh) | 一种跨阻放大器和跨阻放大器电路 | |
CN110546883B (zh) | 跨阻放大器电路 | |
US20040130397A1 (en) | Transimpedance amplifier for photodiode | |
US6781459B1 (en) | Circuit for improved differential amplifier and other applications | |
JPWO2008120663A1 (ja) | 光受信回路用信号増幅器 | |
CN110535534A (zh) | 光接收器前端及接收光信号的方法 | |
CN208782782U (zh) | 全差分跨阻放大器电路及通讯装置 | |
US6844784B1 (en) | Wide dynamic range transimpedance amplifier | |
CN111092601A (zh) | 一种限幅放大器和tia电路 | |
CN110572133A (zh) | 全差分跨阻放大电路及通讯装置 | |
JP2012028859A (ja) | 利得可変差動増幅回路 | |
US6750712B1 (en) | Method and apparatus for voltage clamping in feedback amplifiers using resistors | |
CN208538007U (zh) | 跨阻放大电路及通讯装置 | |
US6768384B1 (en) | High-speed differential preamplifier | |
CN107810600A (zh) | 具有单端输入的平衡差分跨阻放大器以及平衡方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |