CN208766658U - 一种服务器系统 - Google Patents
一种服务器系统 Download PDFInfo
- Publication number
- CN208766658U CN208766658U CN201821403242.5U CN201821403242U CN208766658U CN 208766658 U CN208766658 U CN 208766658U CN 201821403242 U CN201821403242 U CN 201821403242U CN 208766658 U CN208766658 U CN 208766658U
- Authority
- CN
- China
- Prior art keywords
- pcie
- cpu
- interface
- server system
- multichannel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Multi Processors (AREA)
Abstract
本实用新型实施例提供了一种服务器系统，涉及计算机技术领域，以解决基于国外CPU的架构之上的服务器系统，安全性较低的问题，同时解决因单路CPU不能达到多路互联，而导致无法提供单板高性能的计算的问题。其中，所述服务器系统，包括服务器主板，所述服务器主板包括多颗多路互联CPU，每颗所述多路互联CPU通过对应的第一总线分别与其它的所述多路互联CPU连接，其中一颗所述多路互联CPU通过第一总线与桥片连接，所述桥片上包含若干个PCIE接口，其中至少一个所述PCIE接口连接有FPGA加速卡。本实用新型实施例中的服务器系统应用于异构计算等。
Description
技术领域
本实用新型涉及计算机技术领域，特别是涉及一种服务器系统。
背景技术
近些年国产化的呼声在IT领域的很多方面都受到了用户的广泛关注，对于异构计算、重构计算这样一个技术热点来说同样也不例外，因为不管是在学术领域、科研领域、工业领域、高性能计算领域等很多方面，异构计算和重构计算的用武之地还是非常广泛的。
目前，异构计算的服务器系统基本都是基于国外的中央处理器(CentralProcessing Unit，简称CPU)的架构之上的，而基于国产CPU的服务器系统大多数以单路为主。因此会存在以下问题：基于国外CPU的架构之上的服务器系统，安全性较低；单路CPU不能达到多路互联，因此无法提供单板高性能的计算。
实用新型内容
鉴于上述问题，提出了克服上述问题或者至少部分地解决上述问题的一种服务器系统，以解决基于国外CPU的架构之上的服务器系统，安全性较低的问题，同时解决因单路CPU不能达到多路互联，而导致无法提供单板高性能的计算的问题。
为了解决上述问题，本实用新型实施例公开了一种服务器系统，包括服务器主板，所述服务器主板包括多颗多路互联CPU，每颗所述多路互联CPU通过对应的第一总线分别与其它的所述多路互联CPU连接，其中一颗所述多路互联CPU通过第一总线与桥片连接，所述桥片上包含若干个PCIE接口，其中至少一个所述PCIE接口连接有FPGA加速卡。
优选地，所述服务器主板包括四颗多路互联CPU，每颗所述多路互联CPU分别通过三条第一总线与其它三颗所述多路互联CPU连接。
优选地，所述PCIE接口包括PCIE X8接口，所述FPGA加速卡连接在所述PCIE X8接口上。
优选地，所述服务器系统包括两块FPGA加速卡和两个PCIE X8接口，所述两块FPGA加速卡分别对应连接在所述两个PCIE X8接口上。
优选地，所述PCIE接口还包括PCIE X4接口，所述PCIE X4接口上连接LAN1-4网口，所述LAN1-4网口连接有两个网口芯片，每个所述网口芯片包括两个RJ45网口。
优选地，所述PCIE接口还包括PCIE X4接口，所述PCIE X4接口上连接LAN1-4网口，所述LAN1-4网口连接有两个网卡芯片，每个所述网卡芯片包括两个RJ45网口。
优选地，其中一个所述PCIE X8接口上连接有RAID卡。
优选地，所述多路互联CPU为龙芯3B3000CPU。
优选地，所述桥片包括北桥芯片和南桥芯片，所述北桥芯片通过第一总线与所述多路互联CPU连接，所述北桥芯片通过第二总线与所述南桥芯片连接；其中，所述北桥芯片为SR5690北桥芯片；所述南桥芯片为SP5100南桥芯片；或者，所述桥片为龙芯7A1000桥片。
优选地，所述第一总线为HT 3.0总线；所述第二总线为A-link Expree II总线。
本实用新型实施例包括以下优点：
本实用新型中的服务器系统，包括服务器主板，服务器主板包括多颗多路互联CPU，多路互联CPU具有支持多片全相联结构的多路一致性的特点，服务器主板搭载多颗多路互联CPU，每颗多路互联CPU与其它的每个多路互联CPU均相连，实现了多处理器互联技术，大大提高了服务器的计算速度；在此基础上，通过PCI-Express(PCI-Express表示最新的总线和接口标准，简称PCIE)接口接入现场可编程逻辑门阵列(Field-ProgrammableGate Array，FPGA简称)加速卡，通过多颗多路互联CPU和FPGA加速卡组合来提供高性能的计算。可见，本实用新型提供了一种异构计算服务器的CPU架构，以取代国外的CPU架构，使计算数据等的安全性提高，同时，服务器主板通过多颗多路互联CPU实现多路CPU互联，同时结合FPGA加速卡，提供了单板高性能的计算。
附图说明
图1是本实用新型的服务器系统的第一结构框图
图2是本实用新型的服务器系统的第二结构框图；
图3是本实用新型的服务器系统的第三结构框图。
具体实施方式
为使本实用新型的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本实用新型作进一步详细的说明。
参见图1和图2，实施例提供了一种服务器系统，包括服务器主板，服务器主板包括多颗多路互联CPU10，每颗多路互联CPU10通过对应的第一总线101分别与其它的多路互联CPU10连接，其中一颗多路互联CPU10通过第一总线101与桥片20连接，桥片20上包含若干个PCIE接口，其中至少一个PCIE接口连接有FPGA加速卡30。
本实施例中的服务器系统主要由多路互联CPU10定制的服务器主板和FPGA加速卡30组成，其中，多路互联CPU10支持多片全相联结构的多路一致性互连，服务器主板搭载多颗多路互联CPU10，采用多处理器互联技术，大大提高了服务器的计算速度。进一步地，在上述多颗多路互联CPU10形成的多路服务器主板的基础上，通过PCIE接口接入FPGA加速卡30，FPGA加速卡30里使用定制的神经网络加速器代码，可实现针对不同的计算需求分配任务到多路互联CPU10和FPGA加速卡30中。综上所述，多路服务器主板结合加速卡，组成了异构计算服务器架构，以用于学术领域、科研领域、工业领域、高性能计算领域等很多方面，相比于将国外的服务器主板应用在这些领域中，计算信息外泄的危险较低，因此安全性明显提高，同时多路互联CPU10与FPGA加速卡30组合，提供了一种单板高性能的计算。
可参考地，在计算中，根据需求合理分配，以实现多路互联CPU10和FPGA加速卡30同时计算，提高服务器的处理速度，FPGA加速卡30中的计算结果又通过PCIE接口传回CPU中，再由CPU输出最后的计算结果。
示例性地，FPGA加速卡30采用赛灵思(Xilinx)的高性能28nm 7(Kintex-7)系列FPGA加速卡作为运算节点。Xilinx的28nm 7系列FPGA通过对资源、接口以及时钟的优化，在高性能计算(High Performance Computing)上表现出卓越的性能。Kintex-7系列FPGA具有优化的GTX高速收发器，最高支持12.5Gbps线速率，具有百万门级的逻辑资源，尤其适合于大规模逻辑运算，近年来在语音识别、图片分类和识别、推荐算法等领域发挥了越来越大的作用。在移动互联时代，为了增强图片检测的处理能力，降低图片检测成本，类似的任务可使用此FPGA加速卡30对卷积神经网络(Convolutional Neural Network，简称CNN)计算进行加速。
参见图3，优选地，多路互联CPU10为龙芯3B3000 CPU。
龙芯3A3000/3B3000的是龙芯3号系列处理器的最新升级产品，基于龙芯3A2000设计，龙芯3A3000进行了结构上的少量改进，增加处理器核关键队列项数，扩充片上私有/共享缓存容量等，有利于同主频性能提升；并在新工艺下实现了芯片频率的提升。实测主频突破1.5GHz以上，访存接口满足DDR3-1600规格，芯片整体性能得以大幅提高；同时，加入了芯片衬底偏压的调节支持，更好地在性能与功耗的矛盾间平衡，拓宽了芯片的适用面；另外，继续维持了芯片封装管脚的向前兼容性，可直接替换下原龙芯3A1000/3A2000芯片，升级基本输入输出系统(Basic Input Output System，简称BIOS)和内核，即可获取更佳的用户体验提升。龙芯3B3000在龙芯3A3000的基础上支持多达四片全相联结构的多路一致性互连。
优选地，服务器主板包括四颗多路互联CPU10，每颗多路互联CPU10分别通过三条第一总线101与其它三颗多路互联CPU10连接。
基于选用龙芯3B3000作为服务器主板上的多路互联CPU，服务器主板可优选包括四颗龙芯3B3000 CPU，分别为3B3000 CPU 0、3B3000 CPU 1、3B3000 CPU 2和3B3000 CPU3，因此，基于龙芯3B3000 CPU的多路互联技术开发四路服务器得到技术的保证，同时在龙芯四路服务器上加入FPGA加速卡可满足于目前高速发展的复杂事务处理、人工智能计算等需求，同时满足于信息安全保障的需求。
优选地，在服务器主板中，采用执行伺服器远端管理控制器(Baseboardmanagement controller，简称BMC)管理方案和SAS存储方案。
参见图2，优选地，桥片20包括北桥芯片21和南桥芯片22，北桥芯片21通过第一总线101与多路互联CPU10连接，北桥芯片21通过第二总线102与南桥芯片22连接。
优选地，在服务器主板中，采用高端服务器桥片SR5690+SP5100，其中，北桥芯片21为SR5690北桥芯片，南桥芯片22为SP5100南桥芯片。
或者，桥片20优选为龙芯7A1000桥片。
龙芯7A1000桥片将北桥芯片21和南桥芯片22的功能结合在一个桥片20中，节省了北桥芯片21通过第二总线102与南桥芯片22的连接。
参见图3，优选地，在服务器主板中，支持HT 3.0和PCI-E 2.0，第一总线101可为HT3.0总线，第二总线102可为A-link Expree II总线。
桥片可提供42条PCI-E通道和11个引擎并支持PCI-E热插拔。
参见图2和图3，优选地，PCIE接口包括PCIE X8接口，FPGA加速卡30连接在PCIE X8接口上。
在本实施例的服务器系统中，可包括多个PCIE接口，以连接网卡等多种结构，实现服务器系统的功能，其中，PCIE接口包括PCIE X8接口，PCIE X8接口可连接FPGA加速卡30。
优选地，服务器系统包括两块FPGA加速卡30和两个PCIE X8接口，两块FPGA加速卡30分别对应连接在两个PCIE X8接口上。
在本实施例中，综合考虑到可行性和计算的高性能等多方面因素，FPGA加速卡30的数量优选为两块，分别为FPGA 1和FPGA 2，FPGA 1和FPGA 2分别对应连接在其中两个PCIE X8接口上，即FPGA 1连接在第一个PCIE X8接口上，FPGA2连接在第二个PCIE X8接口上。
优选地，PCIE接口还包括PCIE X4接口，PCIE X4接口上连接LAN1-4网口，LAN1-4网口连接有两个网口芯片，每个网口芯片包括两个RJ45网口。
在本实施例中，通过在PCIE X4接口上连接LAN1-4网口，可接出四个网口来，分别为LAN1、LAN2、LAN3和LAN4，其中，LAN1-4网口可连接两个网口芯片，每个网口芯片包括两个RJ45网口，在图中，RJ45×2表示两个网口。
优选地，PCIE接口还包括PCIE X4接口，PCIE X4接口上连接LAN1-4网口，LAN1-4网口连接有两个网卡芯片，每个网卡芯片包括两个RJ45网口。
LAN1-4网口连接两个网口芯片，或者LAN1-4网口连接两个网卡芯片。
优选地，除了连接FPGA加速卡的PCIEX8接口之外，PCIE接口还包括一个PCIE X8接口，该PCIE X8接口连接有磁盘阵列(RAID)卡。
在本实施例的服务器系统中还可包括RAID卡，RAID卡连接在PCIE X8上，可以做磁盘阵列。
其中，图中的88SE9485 RAID0/1/5表示该RAID卡。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
本领域内的技术人员应明白，本实用新型实施例的实施例可提供为方法、装置、或计算机程序产品。因此，本实用新型实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本实用新型实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本实用新型实施例是参照根据本实用新型实施例的方法、终端设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理终端设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理终端设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理终端设备以预测方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理终端设备上，使得在计算机或其他可编程终端设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程终端设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本实用新型实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本实用新型实施例范围的所有变更和修改。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
以上对本实用新型所提供的一种服务器系统，进行了详细介绍，本文中应用了具体个例对本实用新型的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本实用新型的方法及其核心思想；同时，对于本领域的一般技术人员，依据本实用新型的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本实用新型的限制。
Claims (10)
1.一种服务器系统，包括服务器主板，其特征在于，所述服务器主板包括多颗多路互联CPU，每颗所述多路互联CPU通过对应的第一总线分别与其它的所述多路互联CPU连接，其中一颗所述多路互联CPU通过第一总线与桥片连接，所述桥片上包含若干个PCIE接口，其中至少一个所述PCIE接口连接有FPGA加速卡。
2.根据权利要求1所述的服务器系统，其特征在于，所述服务器主板包括四颗多路互联CPU，每颗所述多路互联CPU分别通过三条第一总线与其它三颗所述多路互联CPU连接。
3.根据权利要求1所述的服务器系统，其特征在于，所述PCIE接口包括PCIE X8接口，所述FPGA加速卡连接在所述PCIE X8接口上。
4.根据权利要求3所述的服务器系统，其特征在于，所述服务器系统包括两块FPGA加速卡和两个PCIE X8接口，所述两块FPGA加速卡分别对应连接在所述两个PCIE X8接口上。
5.根据权利要求3所述的服务器系统，其特征在于，所述PCIE接口还包括PCIE X4接口，所述PCIE X4接口上连接LAN1-4网口，所述LAN1-4网口连接有两个网口芯片，每个所述网口芯片包含两个RJ45网口。
6.根据权利要求3所述的服务器系统，其特征在于，所述PCIE接口还包括PCIE X4接口，所述PCIE X4接口上连接LAN1-4网口，所述LAN1-4网口连接有两个网卡芯片，每个所述网卡芯片包含两个RJ45网口。
7.根据权利要求3所述的服务器系统，其特征在于，其中一个所述PCIE X8接口上连接有RAID卡。
8.根据权利要求1～7任一项所述的服务器系统，其特征在于，所述多路互联CPU为龙芯3B3000 CPU。
9.根据权利要求1～7任一项所述的服务器系统，其特征在于，所述桥片包括北桥芯片和南桥芯片，所述北桥芯片通过第一总线与所述多路互联CPU连接，所述北桥芯片通过第二总线与所述南桥芯片连接；其中，所述北桥芯片为SR5690北桥芯片；所述南桥芯片为SP5100南桥芯片；或者，
所述桥片为龙芯7A1000桥片。
10.根据权利要求9所述的服务器系统，其特征在于，所述第一总线为HT 3.0总线；所述第二总线为A-link Expree II总线。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201821403242.5U CN208766658U (zh) | 2018-08-29 | 2018-08-29 | 一种服务器系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201821403242.5U CN208766658U (zh) | 2018-08-29 | 2018-08-29 | 一种服务器系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN208766658U true CN208766658U (zh) | 2019-04-19 |
Family
ID=66133884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201821403242.5U Active CN208766658U (zh) | 2018-08-29 | 2018-08-29 | 一种服务器系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN208766658U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111258951A (zh) * | 2020-01-08 | 2020-06-09 | 中国科学院计算技术研究所 | 一种实现fpga服务器的方法和系统 |
| CN112000189A (zh) * | 2020-08-21 | 2020-11-27 | 浪潮电子信息产业股份有限公司 | 一种基于s2500处理器的服务器主板 |
-
2018
- 2018-08-29 CN CN201821403242.5U patent/CN208766658U/zh active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111258951A (zh) * | 2020-01-08 | 2020-06-09 | 中国科学院计算技术研究所 | 一种实现fpga服务器的方法和系统 |
| CN111258951B (zh) * | 2020-01-08 | 2021-10-29 | 中国科学院计算技术研究所 | 一种实现fpga服务器的方法和系统 |
| CN112000189A (zh) * | 2020-08-21 | 2020-11-27 | 浪潮电子信息产业股份有限公司 | 一种基于s2500处理器的服务器主板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Ruan et al. | {INSIDER}: Designing {In-Storage} computing system for emerging {High-Performance} drive | |
| Szalay et al. | Graywulf: Scalable clustered architecture for data intensive computing | |
| US9600618B2 (en) | Implementing system irritator accelerator FPGA unit (AFU) residing behind a coherent attached processors interface (CAPI) unit | |
| US9053278B1 (en) | System and method for hybrid cloud computing for electronic design automation | |
| US10782995B2 (en) | Flexible physical function and virtual function mapping | |
| CN208766658U (zh) | 一种服务器系统 | |
| US9286427B1 (en) | System and method for netlist extraction and circuit simulation | |
| US8146039B2 (en) | Optimal distance based buffer tree for data path and clock | |
| US7212961B2 (en) | Interface for rapid prototyping system | |
| US11675959B2 (en) | Point-to-point module connection interface for integrated circuit generation | |
| Starke et al. | IBM POWER9 memory architectures for optimized systems | |
| Diamantopoulos et al. | Plug&chip: A framework for supporting rapid prototyping of 3d hybrid virtual socs | |
| Yoshimi et al. | An FPGA-based tightly coupled accelerator for data-intensive applications | |
| Ruan et al. | Analyzing and modeling in-storage computing workloads on EISC—An FPGA-Based system-level emulation platform | |
| CN104601729A (zh) | 一种采用NVMe实现高性能云存储的方法 | |
| TW202217564A (zh) | 可重組態資料流資源的運行時間虛擬化 | |
| US7945433B2 (en) | Hardware simulation accelerator design and method that exploits a parallel structure of user models to support a larger user model size | |
| Nie | An FPGA-based smart database storage engine | |
| US20120296623A1 (en) | Machine transport and execution of logic simulation | |
| US8819612B1 (en) | Analyzing timing requirements of a hierarchical integrated circuit design | |
| CN103198049B (zh) | 一种面向多尺度计算的计算机系统 | |
| US20230297349A1 (en) | Bandwidth-Aware Computational Graph Mapping | |
| Mosanu | PiMulator: A Processing-in-Memory Emulation Platform | |
| Yun et al. | CLAY: CXL-based Scalable NDP Architecture Accelerating Embedding Layers | |
| Matoga et al. | Modular FPGA-based hardware platform for emulation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 100095 Building 2, Longxin Industrial Park, Zhongguancun environmental protection technology demonstration park, Haidian District, Beijing Patentee after: Loongson Zhongke Technology Co.,Ltd. Address before: 100095 Building 2, Longxin Industrial Park, Zhongguancun environmental protection technology demonstration park, Haidian District, Beijing Patentee before: LOONGSON TECHNOLOGY Corp.,Ltd. |