CN208737864U - 放电防护电路、显示面板及显示装置 - Google Patents

Abstract

本申请公开一种放电防护电路、显示面板及显示装置，其中，静电放电防护电路包括正电源输入端和负电源输入端，正电源输入端、第一电压跟随电路的第一输入端、第二电压跟随电路的第一输入端、第一晶体管的第一端及第三晶体管的第一端互连，负电源输入端、第一电压跟随电路的第二输入端、第二电压跟随电路的第二输入端、第二晶体管的第二端及第三晶体管的第二端互连，第一晶体管的第二端、第二晶体管的第一端及第一晶体管的受控端互连，第一晶体管的受控端的第一电压跟随电路的输出端连接，第二晶体管的受控端与第二电压跟随电路的输出端连接。本放电防护电路能够抑制显示面板电源输入电压突变的影响。

Description

放电防护电路、显示面板及显示装置

技术领域

本申请涉及显示装置技术领域，特别涉及一种放电防护电路、显示面板及显示装置。

背景技术

对于显示面板而言，最重要的两个信号就是正电源输入电压和负电源输入电压。当正电源输入电压突然过高，或者负电源输入电压突然过低时，显示面板中的所有器件都会受到影响，继而影响整个显示面板的作动。

为抑制显示面板电源输入电压突变(正电源输入电压突然过高或者负电源输入电压突然过低)所带来的影响，亟需提出一种放电防护电路。

申请内容

本申请的主要目的是提供一种放电防护电路，旨在抑制显示面板电源输入电压突变所带来的影响。

为实现上述目的，本申请提出一种放电防护电路，包括：

正电源输入端，用于连接被防护设备的正电源端；

负电源输入端，用于连接被防护设备的负电源端；

第一晶体管，其第一端与所述正电源输入端连接；

第二晶体管，其第一端与所述第一晶体管的第二端连接，其第二端与所述负电源输入端连接；

第三晶体管，其第一端与所述正电源输入端连接，其第二端与所述负电源输入端连接，其受控端与所述第一晶体管的第二端及所述第二晶体管的第一端连接；

第一电压跟随电路，其第一输入端与所述正电源输入端连接，其第二输入端与所述负电源输入端连接，其输出端与所述第一晶体管的受控端连接；

第二电压跟随电路，其第一输入端与所述正电源输入端连接，其第二输入端与所述负电源输入端连接，其输出端与所述第二晶体管的受控端连接。

可选的，所述第一电压跟随电路包括第一电阻及第一电容，所述第一电容的第一端为所述第一电压跟随电路的第一输入端，所述第一电容的第二端与所述第一电阻的第一端连接，其连接节点为所述第一电压跟随电路的输出端，所述第一电阻的第二端为所述第一电压跟随电路的第二输入端。

可选的，所述第一电阻阻抗为所述第一电容阻抗的100倍至1000倍。

可选的，所述第二电压跟随电路包括第二电阻及第二电容，所述第二电阻的第一端为所述第二电压跟随电路的第一输入端，所述第二电阻的第二端与所述第二电容的第一端连接，其连接节点为所述第二电压跟随电路的输出端，所述第二电容的第二端为所述第二电压跟随电路的第二输入端。

可选的，所述第二电阻阻抗为所述第二电容阻抗的100倍至1000倍。

可选的，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第一电压跟随电路及所述第二电压跟随电路均集成于同一硅片中。

可选的，所述第一晶体管、所述第二晶体管及所述第三晶体管均为N沟道晶体管。

对应的，本申请还提出一种显示面板，包括如上所述的放电防护电路。

此外，本申请还提出一种显示装置，包括电源接口、电路板、壳体、显示模块及如上所述的放电防护电路，所述电源接口的正极与所述正电源输入端连接，所述电源接口的负极与所述负电源输入端连接；所述电路板用于供所述放电防护电路安装，所述电路板及所述显示模块相对设置于所述壳体的两侧，所述电源接口邻近所述电路板设置，所述电路板、电源接口及显示模块均与所述壳体可拆卸连接。

可选的，所述显示装置为电视机、手机、平板、计算机显示器或者虚拟现实设备。

本申请技术方案中：第一电压跟随电路第一输入端及第二电压跟随电路的第一输入端均与正电源输入端连接，第一电压跟随电路的第二输入端及第二电压跟随电路的第二输入端均与负电源输入端连接；第一电压跟随电路的输出端与第一晶体管的受控端连接，第二电压跟随电路的输出端与第二晶体管的受控端连接。当输入的正电源电压瞬间升高或者负电源电压瞬间降低时，第一电压跟随电路控制第一晶体管导通，从而触发第三晶体管导通，使得正电源输入端与负电源输入端通过第三晶体管形成放电通路；当输入的正电源电压瞬间降低或者负电源电压瞬间升高时，第二电压跟随电路控制第二晶体管导通，从而触发第三晶体管导通，使得正电源输入端与负电源输入端通过第三晶体管形成放电通路。也就是说，当正电源电压或者负电源电压发生突变时(被防护设备的正电源端或者负电源端发生放电现象时)，正电源输入端及负电源输入端均通过第三晶体管形成放电通路，从而抑制放电现象对系统产生的影响。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。

图1为本申请放电防护电路一实施例的电路结构示意图；

图2为本申请放电防护电路另一实施例的电路结构示意图；

图3为本申请显示装置一实施例的结构示意图。

本申请目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

需要说明，在本申请中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本申请要求的保护范围之内。

本申请提出一种放电防护电路。

请参阅图1，在一实施例中，放电防护电路包括正电源输入端VGH、负电源输入端VGL、第一晶体管T1、第二晶体管T2、第三晶体管T3、第一电压跟随电路100及第二电压跟随电路200。

正电源输入端VGH、第一电压跟随电路100的第一输入端、第二电压跟随电路200的第一输入端、第一晶体管T1的第一端及第三晶体管T3的第一端互连，负电源输入端VGL、第一电压跟随电路100的第二输入端、第二电压跟随电路200的第二输入端、第二晶体管T2的第二端及第三晶体管T3的第二端互连；第一电压跟随电路100的输出端与第一晶体管T1的受控端(如图1或图2所示A点)连接，第二电压跟随电路200的输出端与第二晶体管T2的受控端(如图1或图2所示B点)连接，第一晶体管T1的第二端、第二晶体管T2的第一端及第三晶体管T3的受控端(如图1或图2所示C点)互连。

其中，正电源输入端VGH用于连接被防护设备(图未示出)的正电源端，负电源输入端VGL用于连接被防护设备(图未示出)的负电源端。在此，被防护设备可以是显示面板，也可以是除显示面板之外的其它用电设备，比如，电视机、手机、平板、计算机、虚拟现实设备等具有显示功能的设备。

当没有发生放电现象(即系统稳定工作)时，第一电压跟随电路100控制第一晶体管T1截止，第二电压跟随电路200控制第二晶体管T2导通，使得落在第三晶体管T3的受控端的电压接近输入的负电源电压，第三晶体管T3截止，正电源输入端VGH与负电源输入端VGL的连接通路被第三晶体管T3截断，输入的的正电源电压与负电源电压相互独立，整个系统正常工作，放电防护电路不会影响系统的工作状态，可靠性高。

当输入的正电源电压(以下简称正电源电压)瞬间升高(即正电源输入端VGH发生放电现象)时，第一电压跟随电路100控制第一晶体管T1导通，使得落在第三晶体管T3受控端的电压接近正电源电压，第三晶体管T3导通，正电源输入端VGH与负电源输入端VGL通过第三晶体管T3连通，形成放电回路，抑制放电现象对系统产生的影响。

当正电源电压瞬间降低(即正电源输入端VGH发生放电现象)时，第二电压跟随电路200控制第二晶体管T2导通，使得落在第三晶体管T3受控端的电压接近负电源电压(此时负电源电压处于高态，电势高于正电源电压)，第三晶体管T3导通，正电源输入端VGH与负电源输入端VGL通过第三晶体管T3连通，形成放电回路，抑制放电现象对系统产生的影响。

当输入的负电源电压(以下简称正电源电压)瞬间升高(即负电源输入端VGL发生放电现象)时，第二电压跟随电路200控制第二晶体管T2导通，使得落在第三晶体管T3受控端的电压接近负电源电压(此时负电源电压处于高态，电势高于正电源电压)，第三晶体管T3导通，负电源输入端VGL与正电源输入端VGH通过第三晶体管T3连通，形成放电回路，抑制放电现象对系统产生的影响。

当负电源电压瞬间降低(即负电源输入端VGL发生放电现象)时，第一电压跟随电路100控制第一晶体管T1导通，使得落在第三晶体管T3受控端的电压接近正电源电压，第三晶体管T3导通，负电源输入端VGL与正电源输入端VGH通过第三晶体管T3连通，形成放电回路，抑制放电现象对系统产生的影响。

根据本放电防护电路的工作过程可知：当系统处于稳定工作状态时，正电源输入端VGH与负电源输入端VGL隔离，放电防护电路不会对系统的工作状态产生干扰。当系统发生放电现象(正电源输入端VGH放电和/或负电源输入端VGL放电)时，正电源输入端VGH与负电源输入端VGL通过第三晶体管T3连通，形成放电回路，抑制放电现象对系统产生的影响。

需要说明的是，本实施例以第一晶体管T1、第二晶体管T2及第三晶体管T3均为N沟道晶体管为例进行说明。具体地，对于第一晶体管T1、第二晶体管T2及第三晶体管T3，若落在控制端的电压高于落在第一端(或者第二端)的电压，则导通。

请参阅图2，在一可选实施例中，上述第一电压跟随电路100包括第一电阻R1及第一电容C1。其中，第一电容C1的第一端为第一电压跟随电路100的第一输入端，第一电容C1的第二端与第一电阻R1的第一端连接，其连接节点为第一电压跟随电路100的输出端，第一电阻R1的第二端为第一电压跟随电路100的第二输入端。

具体地，当正电源电压瞬间升高(即正电源输入端VGH发生放电现象)时，由于第一电容C1两端的电压来不及突变，使得第一电压跟随电路100输出端的电压接近正电源电压，第一晶体管T1导通。第一晶体管T1导通后，落在第三晶体管T3受控端的电压也接近正电源电压，第三晶体管T3导通，正电源输入端VGH与负电源输入端VGL通过第三晶体管T3形成放电回路。

当负电源电压瞬间降低(即负电源输入端VGL发生放电现象)时，由于第一电容C1两端的电压来不及突变，使得第一电压跟随电路100输出端的电压远高于负电源电压，第一晶体管T1导通。第一晶体管T1导通后，落在第三晶体管T3受控端的电压接近正电源电压，第三晶体管T3导通，正电源输入端VGH与负电源输入端VGL通过第三晶体管T3形成放电回路。

本实施例仅通过一个电阻和一个电容就达到了抑制放电影响的目的，结构简单，成本低廉。

值得一提的是，为提高放电防护电路的可靠性，防止第一电容C1在发生放电现象时被击穿。在一可选实施例中，第一电阻R1阻抗远大于第一电容C1阻抗，从而减缓第一电容C1的充/放电速度，提高放电防护电路的可靠性。较佳地，第一电阻R1阻抗为第一电容C1阻抗的100倍至1000倍。

请继续参阅图2，在一可选实施例中，上述第二电压跟随电路200包括第二电阻R2及第二电容C2，第二电阻R2的第一端为第二电压跟随电路200的第一输入端，第二电阻R2的第二端与第二电容C2的第一端连接，其连接节点为第二电压跟随电路200的输出端，第二电容C2的第二端为第二电压跟随电路200的第二输入端。

具体地，当正电源电压瞬间降低(即正电源输入端VGH发生放电现象)时，由于第二电容C2两端的电压来不及突变，使得第二电压跟随电路200输出端的电压远高于正电源电压(此时正电源电压低于负电源电压)，第二晶体管T2导通。第二晶体管T2导通后，落在第三晶体管T3受控端的电压接近负电源电压(此时负电源电压高于正电源电压)，第三晶体管T3导通，正电源输入端VGH与负电源输入端VGL通过第三晶体管T3形成放电回路。

当负电源电压瞬间升高(即负电源输入端VGL发生放电现象)时，由于第二电容C2两端的电压来不及突变，使得第二电压跟随电路200输出端的电压接近负电源电压(此时负电源电压高于正电源电压)，第二晶体管T2导通。第二晶体管T2导通后，落在第三晶体管T3受控端的电压接近负电源电压(此时负电源电压高于正电源电压)，第三晶体管T3导通，正电源输入端VGH与负电源输入端VGL通过第三晶体管T3形成放电回路。

本实施例仅通过一个电阻和一个电容就达到了抑制放电影响的目的，结构简单，成本低廉。

值得一提的是，为提高放电防护电路的可靠性，防止第二电容C2在发生放电现象时被击穿。在一可选实施例中，第二电阻R2阻抗远大于第二电容C2阻抗，从而减缓第二电容C2的充/放电速度，提高放电防护电路的可靠性。较佳地，第二电阻R2阻抗为第二电容C2阻抗的100倍至1000倍。

需要说明的是，为了方便放电防护电路的使用，在一可选实施例中，第一晶体管T1、第二晶体管T2、第三晶体管T3、第一电压跟随电路100及第二电压跟随电路200均集成于同一硅片中。

此外，为了方便放电防护电路的生产制造，在一可选实施例中，第一电阻R1阻抗与第二电阻R2阻抗相同，第一电容C1阻抗与第二电容C2阻抗相同，此处不对第一电容C1、第一电阻R1、第二电容C2及第二电阻R2的阻抗进行具体限制。

以下，结合图1和图2，说明本放电防护电路的工作原理：

(1)在系统正常工作的情况下，电路处于稳定状态。

第一电阻R1两端的压降接近零，第一晶体管T1的受控端输入电压接近负电源电压，第一晶体管T1截止。

第二电阻R2两端的压降接近零，第二晶体管T2的受控端输入电压接近正电源电压，第二晶体管T2导通。

因为第二晶体管T2导通，所以第三晶体管T3的受控端输入电压接近负电源电压，第三晶体管T3截止，正电源电压和负电源电压互不干扰。

(2)当正电源电压被瞬间拉高时：

因为第一电容C1两端的电压不能突变，所以第一晶体管T1的受控端输入电压接近正电源电压，第一晶体管T1导通。

因为第一晶体管T1导通，所以第三晶体管T3的受控端输入电压接近正电源电压，第三晶体管T3导通，正电源输入端VGH通过第三晶体管T3向负电源输入端VGL泄流。

(3)当正电源电压被瞬间降低时：

因为第二电容C2两端的电压不能突变，所以第二晶体管T2的受控端输入电压接近高态的负电源电压，第二晶体管T2导通。

因为第二晶体管T2导通，所以第三晶体管T3的受控端输入电压接近高态负电源电压，第三晶体管T3导通，负电源输入端VGL通过第三晶体管T3向正电源输入端VGH泄流。

(4)当负电源电压被瞬间拉高时：

因为第二晶体管T2两端的电压不能突变，所以第二晶体管T2的受控端输入电压接近高态的负电源电压，第二晶体管T2导通。因为第二晶体管T2导通，所以第三晶体管T3受控端的输入电压接近高态的负电源输入电压，第三晶体管T3导通，负电源输入端VGL通过第三晶体管T3向正电源输入端VGH泄流。

(5)当负电源电压被瞬间拉低时：

因为第一电容C1两端的电压不能突变，所以第一晶体管T1的受控端输入电压接近正电源电压，第一晶体管T1导通。

因为第一晶体管T1导通，所以第三晶体管T3的受控端输入电压接近正电源电压，第三晶体管T3导通，正电源输入端VGH通过第三晶体管T3向负电源输入端VGL泄流。

本申请还提出一种显示面板，该显示面板包括如上所述的放电防护电路，该放电防护电路的具体结构参照上述实施例，由于本显示面板采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所才来的所有有益效果，在此不再一一赘述。其中，显示面板可例如为LCD显示面板、OLED显示面板、QLED显示面板、曲面显示面板或其他显示面板。

进一步地，请参阅图3，本申请还提出一种显示装置。包括电源接口(图未示出)、电路板30、壳体20、显示模块10及如上所述的放电防护电路。其中，该显示装置可以是电视机、手机、平板、计算机显示器、虚拟现实设备等。

在此，电源接口用于连接电源模块(图未示出)。比如，当显示装置为计算机显示器时，电源接口用于连接市电输入；当显示装置为计算机时，电源接口可用于连接市电输入，也可用于连接蓄电池。电路板30用于供放电防护电路安装。显示模块10用于显示静态或者动态画面。其中，显示装置可例如为LCD显示装置、OLED显示装置、QLED显示装置、曲面显示装置或其他显示装置。

壳体20用于供电源接口、电路板30及显示模块10安装固定。比如，当显示装置为计算机显示器时，显示模块10为显示屏，壳体20可供电源接口、电路板30及显示屏安装固定。

在一较佳实施例中，电源接口的正极(图未示出)与正电源输入端VGH连接，电源接口的负极(图未示出)与负电源输入端VGL连接；电路板30及显示模块10相对设置在壳体20的两侧，电源接口邻近电路板30设置，电路板30、电源接口及显示模块10均与壳体20可拆卸连接。这样，在对显示装置进行维修或者组装时，非常方便。

以上所述仅为本申请的优选实施例，并非因此限制本申请的专利范围，凡是在本申请的发明构思下，利用本申请说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本申请的专利保护范围内。

Claims (10)

1.一种放电防护电路，其特征在于，包括：

正电源输入端，用于连接被防护设备的正电源端；

负电源输入端，用于连接被防护设备的负电源端；

第一晶体管，其第一端与所述正电源输入端连接；

第二晶体管，其第一端与所述第一晶体管的第二端连接，其第二端与所述负电源输入端连接；

第三晶体管，其第一端与所述正电源输入端连接，其第二端与所述负电源输入端连接，其受控端与所述第一晶体管的第二端及所述第二晶体管的第一端连接；

第一电压跟随电路，其第一输入端与所述正电源输入端连接，其第二输入端与所述负电源输入端连接，其输出端与所述第一晶体管的受控端连接；

第二电压跟随电路，其第一输入端与所述正电源输入端连接，其第二输入端与所述负电源输入端连接，其输出端与所述第二晶体管的受控端连接。

2.如权利要求1所述的放电防护电路，其特征在于，所述第一电压跟随电路包括第一电阻及第一电容，所述第一电容的第一端为所述第一电压跟随电路的第一输入端，所述第一电容的第二端与所述第一电阻的第一端连接，其连接节点为所述第一电压跟随电路的输出端，所述第一电阻的第二端为所述第一电压跟随电路的第二输入端。

3.如权利要求2所述的放电防护电路，其特征在于，所述第一电阻阻抗为所述第一电容阻抗的100倍至1000倍。

4.如权利要求1所述的放电防护电路，其特征在于，所述第二电压跟随电路包括第二电阻及第二电容，所述第二电阻的第一端为所述第二电压跟随电路的第一输入端，所述第二电阻的第二端与所述第二电容的第一端连接，其连接节点为所述第二电压跟随电路的输出端，所述第二电容的第二端为所述第二电压跟随电路的第二输入端。

5.如权利要求4所述的放电防护电路，其特征在于，所述第二电阻阻抗为所述第二电容阻抗的100倍至1000倍。

6.如权利要求1所述的放电防护电路，其特征在于，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第一电压跟随电路及所述第二电压跟随电路均集成于同一硅片中。

7.如权利要求1-6任意一项所述的放电防护电路，其特征在于，所述第一晶体管、所述第二晶体管及所述第三晶体管均为N沟道晶体管。

8.一种显示面板，其特征在于，包括如权利要求1-7任意一项所述的放电防护电路。

9.一种显示装置，其特征在于，包括电源接口、电路板、壳体、显示模块及如权利要求1-7任意一项所述的放电防护电路，所述电源接口的正极与所述正电源输入端连接，所述电源接口的负极与所述负电源输入端连接；所述电路板用于供所述放电防护电路安装，所述电路板及所述显示模块相对设置于所述壳体的两侧，所述电源接口邻近所述电路板设置，所述电路板、电源接口及显示模块均与所述壳体可拆卸连接。

10.如权利要求9所述的显示装置，其特征在于，所述显示装置为电视机、手机、平板、计算机显示器或者虚拟现实设备。