CN208638015U - 一种欠压脱扣器电路 - Google Patents

Abstract

本实用新型涉及一种欠压脱扣器电路，本实用新型包括脱扣器、电源模块、信号处理模块和输出电路，外接电源通过所述电源模块与所述信号处理模块的输入端连接，所述信号处理模块的输出端与所述输出电路的输入端连接，所述输出电路的输出端与所述脱扣器的控制输入端连接，本实用新型通过输出电路的感应线圈可以使得脱扣器的开启或者关闭，电网电压低于设定值时，可以脱扣跳闸，从而保护电网和用户的设备，安全可靠，使用方便。

Description

一种欠压脱扣器电路

技术领域

本实用新型涉及一种脱扣器设备，尤其涉及一种欠压脱扣器电路。

背景技术

在我们的生活中，电力系统不可避免的存在瞬时电压波动、闪变、瞬时断电，例如冲击负载、大型电动机直接启动、供电系统短路故障、雷电等原因就有可能引起低电压闪变。当发生电压闪变时，由于没有保护装置，运行电压过低时(降到额定电压70％以下)，将可能导致电网无功功率缺额增大与电压进一步下降的恶性循环，严重的最终可能导致配电系统崩溃，从而造成大面积停电事故，同时，电压过低，还可能造成用户的设定过流而烧毁。

实用新型内容

本实用新型所要解决的技术问题，是针对上述存在的技术不足，提供了一种欠压脱扣器电路。

本实用新型包括脱扣器、电源模块、信号处理模块和输出电路，外接电源通过所述电源模块与所述信号处理模块的输入端连接，所述信号处理模块的输出端与所述输出电路的输入端连接，所述输出电路的输出端与所述脱扣器的控制输入端连接，所述输出电路包括激励线圈、保持线圈、第一MOS管、第二MOS 管，直流电分别与所述激励线圈和保持线圈连接，所述第一MOS管的栅极和源极以及所述第二MOS管的栅极和源极分别与所述信号处理模块的输出端连接，所述第一MOS管的漏极与所述激励线圈的第一端连接，所述第二MOS管的漏极与所述保持线圈的第一端连接，所述激励线圈和保持线圈串联连接后所述激励线圈的第二端与与所述电源模块的整流桥的第二端连接，所述激励线圈并联连接有第一二极管，所述保持线圈并联连接第二二极管,所述激励线圈和保持线圈上设置有所述脱扣器用以感应电磁变化后吸合或者释放。

具体地，所述电源模块包括整流桥、第一电阻、第三稳压管、第一电容和第二电容，电源正极端与所述整流桥的第一端连接，电源负极端与所述整流桥的第三端连接，所述整流桥的第二端与所述第一电阻的第一端连接，所述第一电阻的第二端分别与所述第三稳压管的正极端、所述第一电容的第一端和所述第二电容的第一端连接，所述整流桥的第四脚、所述第三稳压管的负极端、所述第一电容的第二端和所述第二电容的的第二端接地，所述电源正极端和电源负极端串接有压敏电阻。

进一步地，所述信号处理模块包括分压电路、第一运放芯片、第二运放芯片、第三运放芯片和第四运放芯片，所述第一运放芯片、第二运放芯片、第三运放芯片和第四运放芯片依次串联连接，所述电源模块的输出端与所述分压电路的输入端连接，所述分压电路的输出端与所述第一运放芯片的第十二脚连接，并联连接的所述第五二极管的和第六二极管设置在12V直流电源上用以保护所述12V直流电源，所述12V直流电源分别与第四电阻和第十三电阻串联连接后分别与所述第三运放芯片的第六脚和所述第四运放芯片的第二脚连接用以作为基准电压，所述第一运放芯片和所述第二运放芯片之间设置有第五电阻和第七电容，所述第二运放芯片和所述第三运放芯片之间设置有第六电阻和第十四电阻，所述第三运放芯片和所述第四运放芯片之间设置有第三电容、第七电阻、第八电阻和第七二极管。

具体地，所述分压电路包括第九电阻、第十电阻、第十一电阻、第十二电阻、第六电容和第八稳压管，所述第九电阻、第十电阻、第十一电阻串联连接后，所述第十一电阻的第二端分别与所述第十二电阻的第一端、所述第六电容的第一端和所述第八稳压管的第一端连接，所述第十二电阻的第二端、所述第六电容的第二端和所述第八稳压管的第二端分别接地。

本实用新型的有益效果在于：

本实用新型通过输出电路的感应线圈可以使得脱扣器的开启或者关闭，电网电压低于设定值时，可以脱扣跳闸，从而保护电网和用户的设备，安全可靠，使用方便。

附图说明

图1是本实用新型的电路示意图。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚明了，下面结合具体实施方式并参照附图，对本实用新型进一步详细说明。应该理解，这些描述只是示例性的，而并非要限制本实用新型的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本实用新型的概念。

结合图1所示，本实用新型包括脱扣器、电源模块、信号处理模块和输出电路，外接电源通过所述电源模块与所述信号处理模块的输入端连接，所述信号处理模块的输出端与所述输出电路的输入端连接，所述输出电路的输出端与所述脱扣器的控制输入端连接，所述输出电路包括激励线圈T1、保持线圈T2、第一MOS管Q1、第二MOS管Q2，直流电分别与所述激励线圈和保持线圈连接，所述第一MOS管Q1的栅极和源极以及所述第二MOS管Q2的栅极和源极分别与所述信号处理模块的输出端连接，所述第一MOS管Q1的漏极与所述激励线圈T1的第一端连接，所述第二MOS管Q2的漏极与所述保持线圈T2的第一端连接，所述激励线圈T1和保持线圈T2串联连接后所述激励线圈T2的第二端与所述电源模块的整流桥的第二端连接，所述激励线圈T1并联连接有第一二极管D1，所述保持线圈T2并联连接第二二极管D2，所述激励线圈T1和保持线圈T2上设置有所述脱扣器用以感应电磁变化后吸合或者释放。

电源模块整流完的直流电给输出电路的激励线圈和保持线圈供电，第一二极管D1和第二二极管D2起保护线圈作用，当电压高于设定值时，当第三运放芯片U1B的7脚输出高电平时，第二MOS管Q2导通，第三电阻R3起偏置作用，第三压敏电阻RV3起保护作用，保持线圈T2导通，当第四运放芯片U1A的1脚输出高电平，第一MOS管Q1导通，第二电阻R2起偏置作用，第二压敏电阻起偏置作用，激励线圈T1导通，激励线圈T1和保持线圈T2同时导通，脱扣器吸合，激励线圈断开，当电压低于设定值时，保持线圈断开，脱扣器释放。

所述电源模块包括整流桥DB1、第一电阻R1、第三稳压管D3、第一电容C1 和第二电容C2，电源正极端与所述整流桥DB1的第一端连接，电源负极端与所述整流桥DB1的第三端连接，所述整流桥DB1的第二端与所述第一电阻R1的第一端连接，所述第一电阻R1的第二端分别与所述第三稳压管D3的正极端、所述第一电容C1的第一端和所述第二电容C2的第一端连接，所述整流桥DB1的第四脚、所述第三稳压管D3的负极端、所述第一电容C1的第二端和所述第二电容C2的的第二端接地，所述电源正极端和电源负极端串接有压敏电阻RV1。

LA、NA为电源输入端，RV1压敏电阻为防雷击浪涌，起保护作用，整流桥 DB1为全波整流，把交流电整流为直流电,第一电阻R1为分压电阻，第三稳压管 D3为稳压管，第一电容C1和第二电容C2为滤波电容，整流后的直流电，经过第一电阻R1分压、第三稳压管D3稳压以及第一电容C1和第二电容C2滤波后，输出稳定的12V直流电。

所述信号处理模块包括分压电路、第一运放芯片U1D、第二运放芯片U1C、第三运放芯片U1B和第四运放芯片U1A，所述第一运放芯片U1D、第二运放芯片U1C、第三运放芯片U1B和第四运放芯片U1A依次串联连接，所述电源模块的输出端与所述分压电路的输入端连接，所述分压电路的输出端与所述第一运放芯片U1D的第十二脚连接，并联连接的所述第五二极管D5的和第六二极管D6设置在12V直流电源上用以保护所述12V直流电源，所述12V直流电源分别与第四电阻R4和第十三电阻R13串联连接后分别与所述第三运放芯片U1B的第六脚和所述第四运放芯片U1A的第二脚连接用以作为基准电压，所述第一运放芯片 U1D和所述第二运放芯片U1C之间设置有第五电阻R5和第七电容C7，所述第二运放芯片U1B和所述第三运放芯片U1B之间设置有第六电阻R6和第十四电阻 R14，所述第三运放芯片U1B和所述第四运放芯片U1A之间设置有第三电容C3、第七电阻R7、第八电阻R8和第七二极管D7。

直流+12V经分压电阻第四电阻R4和第十三电阻R13和第四稳压管D4,得到稳定的直流电压+5.1V，第五电容C5起滤波作用，使+5.1V电压更为平滑，再把+5.1v电压给第三运放芯片U1B的6脚和2脚，用做比较的基准电压。第一运放芯片U1D的12脚的信号经过一个电压跟随器，经过第一运放芯片U1D的13 脚把信号给14脚，经过第五电阻R5和第七电容C7滤波之后，给第二运放芯片 U1C的10脚，再经过一个电压跟随器，经过第二运放芯片U1C的9脚，把信号给8脚，第六电阻R6和第十四电阻R14构成放大电路，第二运放芯片U1C的8 脚的信号经过第六电阻R6和第十四电阻R14处理后，给第三运放芯片U1B的5 脚，和第三运放芯片U1B的6脚基准电压进行比较，当大于6脚电压时，第三运放芯片U1B的7脚输出高电平+12V，第四电容C4是滤波电容，7脚高电平经过第三电容C3、第七电容R7、第七电容R8和第七二极管D7构成的延时电路和第七电阻R7和第十五电阻R15的放大电路，把处理后的信号给U1芯片3脚，当7脚开始输出高电平时，C3两端的电压为零，第四运放芯片U1A的3脚的电压高于第四运放芯片U1A的2脚的电压，1脚输出高电平+12V,经过一段时间的充电，第三电容C3两端的电压逐渐增大，当大于某个值时，第四运放芯片U1A 的3脚的电压小于2脚的电压，1脚输出低电平。

所述分压电路包括第九电阻R9、第十电阻R10、第十一电阻R11、第十二电阻R12、第六电容C6和第八稳压管C8，所述第九电阻R9、第十电阻R10、第十一电阻R11串联连接后，所述第十一电阻R10的第二端分别与所述第十二电阻 R12的第一端、所述第六电容C6的第一端和所述第八稳压管D8的第一端连接，所述第十二电阻R12的第二端、所述第六电容C6的第二端和所述第八稳压管D8 的第二端分别接地。

整流的直流电经过第九电阻R9、第十电阻R10、第十一电阻R11和第十二电阻R12构成的分压电路，分压之后的电压给第一运放芯片U1D的12脚，第六电容C6是滤波电容，使分压之后的电压更为平滑，第八稳压管C8是限幅起保护作用。第五二极管D5和第六二极管D6起保护作用。

应当理解的是，本实用新型的上述具体实施方式仅仅用于示例性说明或解释本实用新型的原理，而不构成对本实用新型的限制。因此，在不偏离本实用新型的精神和范围的情况下所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。此外，本实用新型所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改例。

Claims (4)

1.一种欠压脱扣器电路，包括脱扣器，其特征在于：包括电源模块，信号处理模块和输出电路，外接电源通过所述电源模块与所述信号处理模块的输入端连接，所述信号处理模块的输出端与所述输出电路的输入端连接，所述输出电路的输出端与所述脱扣器的控制输入端连接，所述输出电路包括激励线圈、保持线圈、第一MOS管、第二MOS管，直流电分别与所述激励线圈和保持线圈连接，所述第一MOS管的栅极和源极以及所述第二MOS管的栅极和源极分别与所述信号处理模块的输出端连接，所述第一MOS管的漏极与所述激励线圈的第一端连接，所述第二MOS管的漏极与所述保持线圈的第一端连接，所述激励线圈和保持线圈串联连接后所述激励线圈的第二端与所述电源模块的整流桥的第二端连接，所述激励线圈并联连接有第一二极管，所述保持线圈并联连接第二二极管，所述激励线圈和保持线圈上设置有所述脱扣器用以感应电磁变化后吸合或者释放。

2.根据权利要求1所述的欠压脱扣器电路，其特征在于：所述电源模块包括整流桥、第一电阻、第三稳压管、第一电容和第二电容，电源正极端与所述整流桥的第一端连接，电源负极端与所述整流桥的第三端连接，所述整流桥的第二端与所述第一电阻的第一端连接，所述第一电阻的第二端分别与所述第三稳压管的正极端、所述第一电容的第一端和所述第二电容的第一端连接，所述整流桥的第四脚、所述第三稳压管的负极端、所述第一电容的第二端和所述第二电容的第二端接地，所述电源正极端和电源负极端串接有压敏电阻。

3.根据权利要求1所述的欠压脱扣器电路，其特征在于：所述信号处理模块包括分压电路、第一运放芯片、第二运放芯片、第三运放芯片和第四运放芯片，所述第一运放芯片、第二运放芯片、第三运放芯片和第四运放芯片依次串联连接，所述电源模块的输出端与所述分压电路的输入端连接，所述分压电路的输出端与所述第一运放芯片的第十二脚连接，并联连接的第五二极管的和第六二极管设置在12V直流电源上用以保护所述12V直流电源，所述12V直流电源分别与第四电阻和第十三电阻串联连接后分别与所述第三运放芯片的第六脚和所述第四运放芯片的第二脚连接用以作为基准电压，所述第一运放芯片和所述第二运放芯片之间设置有第五电阻和第七电容，所述第二运放芯片和所述第三运放芯片之间设置有第六电阻和第十四电阻，所述第三运放芯片和所述第四运放芯片之间设置有第三电容、第七电阻、第八电阻和第七二极 管。

4.根据权利要求3所述的欠压脱扣器电路，其特征在于：所述分压电路包括第九电阻、第十电阻、第十一电阻、第十二电阻、第六电容和第八稳压管，所述第九电阻、第十电阻、第十一电阻串联连接后，所述第十一电阻的第二端分别与所述第十二电阻的第一端、所述第六电容的第一端和所述第八稳压管的第一端连接，所述第十二电阻的第二端、所述第六电容的第二端和所述第八稳压管的第二端分别接地。