CN208539815U - 基于GaN功率器件的超高速主轴控制器 - Google Patents

Abstract

本实用新型涉及一种基于GaN功率器件的超高速主轴控制器，其包括第一AC/DC电源转换电路、母线制动电路、第二AC/DC电源转换电路、功率控制模块和主控制模块；所述第一AC/DC电源转换电路和第二AC/DC电源转换电路分别将外部输入交流AC转换为DC功率部分及DC24V控制部分的直流电；所述DC24V控制部分的直流电输入所述主控制模块；所述DC功率部分的直流电经所述母线制动电路后输入所述功率控制模块，所述功率控制模块与所述主控制模块进行信息交互，由所述功率控制模块控制电机的高速主轴工作状态。本实用新型提高了逆变器的开关频率，并实现了单周期控制的目的，从而提高整体系统的稳定性。

Description

基于GaN功率器件的超高速主轴控制器

技术领域

本实用新型涉及一种高速主轴控制器，特别是关于一种基于GaN功率器件的超高速主轴控制器(转速高于6万转/分(rpm)的超高速主轴电机)。

背景技术

目前的高速主轴控制器(转速高于1万转/分(rpm)的主轴电机)中逆变器部分都采用IGBT或MosFET等传统的功率器件，使得逆变器部分的开关频率较低，在输出较高的基波频率时逆变器输出的载波比也较低，从而导致主轴控制器在带高速的主轴工作时输出的基波电流很差，直接影响到主轴电机工作的温度、震动、精度及噪声。并且随着开关频率的提高，采用传统的功率器件IGBT或MosFET的高速主轴控制器中器件的功率损耗会增大很多，系统的带负载容量会下降很多。

另一方面传统的高速主轴控制器多采用ARM+DSP+FPGA的处理器结构，在这种传统的结构中通常核心的电机算法在DSP中实现，FPGA中进行一些简单的控制逻辑及保护等功能，ARM中主要完成和上位机及外围(RS232、RS4485、CAN、以太网、USB等)的通信功能。这种传统的拓扑不但在硬件设计研发上较为复杂，且硬件成本也较高，在系统调试时也极其麻烦，最主要的瓶颈是ARM、DSP、FPGA之间需要总线进行互相通信，由于总线需要在PCB上进行走线，为了保证总线的时序收敛通常通信速率较慢，且在工业现场较为复杂时很容易因为干扰而导致传输数据错误，从而影响整个系统的稳定性。

发明内容

针对上述问题，本实用新型的目的是提供一种基于GaN功率器件的超高速主轴控制器，提高了逆变器的开关频率，并实现了单周期控制的目的，从而提高整体系统的稳定性。

为实现上述目的，本实用新型采取以下技术方案：一种基于GaN功率器件的超高速主轴控制器，其特征在于：它包括第一AC/DC电源转换电路、母线制动电路、第二AC/DC电源转换电路、功率控制模块和主控制模块；所述第一AC/DC电源转换电路和第二AC/DC电源转换电路分别将外部输入交流AC转换为DC功率部分及DC24V控制部分的直流电；所述DC24V控制部分的直流电输入所述主控制模块；所述DC功率部分的直流电经所述母线制动电路后输入所述功率控制模块，所述功率控制模块与所述主控制模块进行信息交互，由所述功率控制模块控制电机的高速主轴工作状态。

进一步，所述功率控制模块包括母线过电压过电流保护电路、控制器过温保护电路以及由三个GaN半桥电路组成的三相两电平的逆变器；所述主控制模块向三个所述GaN半桥电路发送控制信号，所述逆变器在所述主控制模块控制下工作；所述母线过电压过电流保护电路和控制器过温保护电路的实时工作状态输出至所述主控制模块，所述主控制模块根据接收到的信号输出相应的控制信号，并进行显示。

进一步，每个所述GaN半桥电路均包括半桥驱动芯片电路和GaN器件外围驱动电路；所述半桥驱动芯片电路包括驱动芯片、上拉使能电阻、第一电源旁路电容、第二电源旁路电容和硬件死区时间设定电阻；所述驱动芯片的使能引脚ENABLE与所述上拉使能电阻一端连接，所述上拉使能电阻另一端与所述第一电源旁路电容的一端、第二电源旁路电容的一端连接；所述第一电源旁路电容的另一端、第二电源旁路电容的另一端均接地；数据引脚DT经所述硬件死区时间设定电阻接地；所述驱动芯片的输出引脚与所述GaN器件外围驱动电路连接。

进一步，所述GaN器件外围驱动电路包括上桥臂和下桥臂，所述上桥臂和下桥臂结构相同，所述上桥臂包括开通回路、关断回路、下拉电阻、6.8V稳压管、第三电阻、第四电阻和PNP三极管；所述开通回路包括第一电阻、回路磁珠和GaN器件；所述关断回路包括第二电阻、肖特基二极管、所述回路磁珠和GaN器件；所述第一电阻一端和第二电阻一端均与所述驱动芯片的输出端连接，所述第二电阻另一端与所述肖特基二极管负极连接；所述肖特基二极管正极与所述第一电阻另一端并联后，与所述回路磁珠一端连接，位于该连接线路上还并联设置有所述6.8V稳压管和下拉电阻，所述6.8V稳压管正极和下拉电阻一端均接地；所述回路磁珠另一端与所述GaN器件栅极连接，所述GaN器件源极与所述下桥臂中的GaN器件漏极连接，所述GaN器件漏极做出输出端；所述第三电阻一端和第四电阻一端均与所述驱动芯片的输出端连接，所述第三电阻另一端与所述PNP三极管基极连接，所述第四电阻另一端接地；所述PNP三极管发射极并联在所述回路磁珠另一端与所述GaN器件栅极之间，所述PNP三极管集电极接地。

进一步，所述驱动芯片选用双路PWM输入芯片SI8233AD-D-IS或者单路PWM输入芯片SI8274GB4D-IS1。

进一步，所述主控制模块包括核心处理器、处理器内核电源和显示模块；所述处理器内核电源把所述第二AC/DC电源转换电路输出的DC24V转变为所述显示模块和核心处理器的正常工作电压；所述核心处理器与所述功率控制模块进行信息交互。

进一步，所述显示模块采用数码管和液晶显示模块。

进一步，所述核心处理器采用的是XILNX公司的ZYNQ7000系列芯片。

进一步，所述主控制模块与外设连接。

进一步，所述外设包括外设IO连接接口、USB通讯模块、CAN通讯模块、RS232通讯模块、具有工业ModBus协议的RS485通讯模块以及具有工业ModBus协议的100M以太网通讯模块。

本实用新型由于采取以上技术方案，其具有以下优点：1、本实用新型采用新型GaN功率器件，可以大幅提高逆变器的开关频率和输出载波比，使得输出的电流波形的THD更小，且功率器件的损耗较小，大幅提高了逆变器的功率容量。2、本实用新型提出一种较为可靠的GaN驱动电路，可以有效的防止弥勒效应引起的驱动串扰问题出现。3、本实用新型采用新的处理器构架，使用一款内部嵌入有CPU硬件内核和FPGA资源的处理器，该处理器在CPU和FPGA之间采用内部数据地址总线不但通信速度更快且可靠稳定抗干扰强。4、本实用新型抛弃了传统主轴控制器的主要控制算法在DSP中实现的方法，完全使用FPGA来完成所有超高速主轴电机的控制算法及各种控制、保护逻辑等。这种算法结构不但不会出现CPU程序跑飞等问题，而且可以实现高开关频率(100kHz-1MHz)下的单周期算法控制。

附图说明

图1是本实用新型的整体结构示意图；

图2是本实用新型的GaN驱动示意图；

图3是本实用新型的处理器结构拓扑示意图。

具体实施方式

下面结合附图和实施例对本实用新型进行详细的描述。

如图1所示，本实用新型提供一种基于GaN功率器件的超高速主轴控制器，其包括第一AC/DC电源转换电路1、母线制动电路2、第二AC/DC电源转换电路7、功率控制模块17和主控制模块18。外部输入交流AC(100-240V)时，由第一AC/DC电源转换电路1和第二AC/DC电源转换电路7分别将交流AC转换为DC功率部分及DC24V控制部分的直流电；DC24V控制部分的直流电输入主控制模块18。DC功率部分的直流电经母线制动电路2后输入功率控制模块17，母线制动电路2用于自动检测母线电压保证不超过功率控制模块17中逆变器的额定工作电压。功率控制模块17与主控制模块18进行信息交互，由功率控制模块17控制电机6的高速主轴工作状态。其中，第一AC/DC电源转换电路1用于将交流AC转换成90-110VDC，第二AC/DC电源转换电路7用于将交流AC转换成24VDC。

上述实施例中，功率控制模块17包括母线过电压过电流保护电路3、控制器过温保护电路4以及由三个GaN半桥电路5组成的三相两电平的逆变器。主控制模块18向三个GaN半桥电路5发送控制信号，逆变器在主控制模块18控制下工作；母线过电压过电流保护电路3和控制器过温保护电路4的实时工作状态输出至主控制模块18，主控制模块18根据接收到的信号输出相应的控制信号，并进行显示。

上述实施例中，如图2所示，每个GaN半桥电路5均包括半桥驱动芯片电路510和GaN器件外围驱动电路520。半桥驱动芯片电路510包括驱动芯片54、上拉使能电阻50、第一电源旁路电容52、第二电源旁路电容53和硬件死区时间设定电阻51。驱动芯片54的使能引脚ENABLE与上拉使能电阻50一端连接，上拉使能电阻50另一端与第一电源旁路电容52的一端、第二电源旁路电容53的一端连接；第一电源旁路电容52的另一端、第二电源旁路电容53的另一端均接地。数据引脚DT经硬件死区时间设定电阻51接地。驱动芯片54的输出引脚VOA、VOB与GaN器件外围驱动电路520连接。

GaN器件外围驱动电路520中包括上桥臂和下桥臂两部分，上桥臂和下桥臂中分别具有独立的开通回路和关断回路，上桥臂与下桥臂结构和功能均类似，在此以上桥臂为例，进行具体介绍。上桥臂包括开通回路、关断回路、下拉电阻58、6.8V稳压管59、第三电阻61、第四电阻62和PNP三极管63；开通回路包括第一电阻57、回路磁珠60和GaN器件64；关断回路包括第二电阻55、肖特基二极管56、回路磁珠60和GaN器件64。第一电阻57一端和第二电阻55一端均与驱动芯片54的输出端连接，第二电阻55另一端与肖特基二极管56负极连接；肖特基二极管56正极与第一电阻57另一端并联后，与回路磁珠60一端连接，位于该连接线路上还并联设置有6.8V稳压管59和下拉电阻58，6.8V稳压管59正极和下拉电阻58一端均接地，由6.8V稳压管59保证GaN器件64功率管免受破坏，防止输入的驱动电压超过GaN器件64的栅源极所能忍受的最大电压，由下拉电阻58保证了在驱动芯片54没有输出时GaN器件64可靠的进行下拉关断。回路磁珠60另一端与GaN器件64栅极连接，GaN器件64源极与下桥臂中的GaN器件漏极连接，GaN器件64漏极做出输出端。第三电阻61一端和第四电阻62一端均与驱动芯片54的输出端连接，第三电阻61另一端与PNP三极管63基极连接，第四电阻62另一端接地。PNP三极管63发射极并联在回路磁珠60另一端与GaN器件64栅极之间，PNP三极管63集电极接地，由PNP三极管63防止由于弥勒效应引起的驱动串扰现象出现,第三电阻61用于控制PNP三极管63的开通关断速度，第四电阻62为了保证PNP三极管63可靠关断。

下半桥臂的各部分与上桥臂的对应关系如下55对应65，56对应66，57对应67，58对应68，59对应69，60对应70，61对应71，62对应72，63对应73，64对应74，对应的器件的功能也是完全相同的。

在一个优选的实施例中，驱动芯片54可以选用双路PWM输入芯片SI8233AD-D-IS或者单路PWM输入芯片SI8274GB4D-IS1，两者都具有利用电阻来灵活设定硬件死区的功能及半桥驱动使能功能。控制部分和功率部分的隔离是利用芯片内部的电容隔离来实现，GaN所需的驱动电能分别由外部的独立电源模块来提供。

上述各实施例中，主控制模块18包括核心处理器10、处理器内核电源8和显示模块9。处理器内核电源8用于把第二AC/DC电源转换电路7输出的DC24V转变为显示模块9和核心处理器10的正常工作电压；核心处理器10用于与功率控制模块17进行信息交互。显示模块9可以采用数码管和液晶显示模块，主要负责显示超高速主轴控制的实时工作状态。

其中，如图3所示，核心处理器10采用的是XILNX公司的ZYNQ7000系列芯片，该公司的芯片内部主要嵌入的两个硬件ARM硬核150、151和丰富的FPGA资源152。其中一个ARM硬核150嵌入操作系统，负责外部的通讯及显示输入功能。另一个ARM硬核151以裸机方式运行，负责超高速主轴电机的参数初始化和简单的实时计算以及和FPGA资源152进行总线数据传输。芯片中的FPGA资源152，负责的核心的超高速主轴电机控制算法及各种控制器的逻辑功能部分。该核心处理器结构15中的ZYNQ7000系列芯片内部具有高速且可靠稳定的芯片内部AXI总线153，所有的电机的初始化参数及超高速主轴电机运行的内部数据都实时的传输到ARM硬核151中及FPGA资源152中。

上述各实施例中，主控制模块18还与外设19连接。外设19包括外设IO连接接口11、USB通讯模块12、CAN通讯模块13、RS232通讯模块14、具有工业ModBus协议的RS485通讯模块15以及具有工业ModBus协议的100M以太网通讯模块16。

上述各实施例仅用于说明本实用新型，各部件的结构、尺寸、设置位置及形状都是可以有所变化的，在本实用新型技术方案的基础上，凡根据本实用新型原理对个别部件进行的改进和等同变换，均不应排除在本实用新型的保护范围之外。

Claims (10)

1.一种基于GaN功率器件的超高速主轴控制器，其特征在于：它包括第一AC/DC电源转换电路、母线制动电路、第二AC/DC电源转换电路、功率控制模块和主控制模块；所述第一AC/DC电源转换电路和第二AC/DC电源转换电路分别将外部输入交流AC转换为DC功率部分及DC24V控制部分的直流电；所述DC24V控制部分的直流电输入所述主控制模块；所述DC功率部分的直流电经所述母线制动电路后输入所述功率控制模块，所述功率控制模块与所述主控制模块进行信息交互，由所述功率控制模块控制电机的高速主轴工作状态。

2.如权利要求1所述的基于GaN功率器件的超高速主轴控制器，其特征在于：所述功率控制模块包括母线过电压过电流保护电路、控制器过温保护电路以及由三个GaN半桥电路组成的三相两电平的逆变器；所述主控制模块向三个所述GaN半桥电路发送控制信号，所述逆变器在所述主控制模块控制下工作；所述母线过电压过电流保护电路和控制器过温保护电路的实时工作状态输出至所述主控制模块，所述主控制模块根据接收到的信号输出相应的控制信号，并进行显示。

3.如权利要求2所述的基于GaN功率器件的超高速主轴控制器，其特征在于：每个所述GaN半桥电路均包括半桥驱动芯片电路和GaN器件外围驱动电路；所述半桥驱动芯片电路包括驱动芯片、上拉使能电阻、第一电源旁路电容、第二电源旁路电容和硬件死区时间设定电阻；所述驱动芯片的使能引脚ENABLE与所述上拉使能电阻一端连接，所述上拉使能电阻另一端与所述第一电源旁路电容的一端、第二电源旁路电容的一端连接；所述第一电源旁路电容的另一端、第二电源旁路电容的另一端均接地；数据引脚DT经所述硬件死区时间设定电阻接地；所述驱动芯片的输出引脚与所述GaN器件外围驱动电路连接。

4.如权利要求3所述的基于GaN功率器件的超高速主轴控制器，其特征在于：所述GaN器件外围驱动电路包括上桥臂和下桥臂，所述上桥臂和下桥臂结构相同，所述上桥臂包括开通回路、关断回路、下拉电阻、6.8V稳压管、第三电阻、第四电阻和PNP三极管；所述开通回路包括第一电阻、回路磁珠和GaN器件；所述关断回路包括第二电阻、肖特基二极管、所述回路磁珠和GaN器件；所述第一电阻一端和第二电阻一端均与所述驱动芯片的输出端连接，所述第二电阻另一端与所述肖特基二极管负极连接；所述肖特基二极管正极与所述第一电阻另一端并联后，与所述回路磁珠一端连接，位于该连接线路上还并联设置有所述6.8V稳压管和下拉电阻，所述6.8V稳压管正极和下拉电阻一端均接地；所述回路磁珠另一端与所述GaN器件栅极连接，所述GaN器件源极与所述下桥臂中的GaN器件漏极连接，所述GaN器件漏极做出输出端；所述第三电阻一端和第四电阻一端均与所述驱动芯片的输出端连接，所述第三电阻另一端与所述PNP三极管基极连接，所述第四电阻另一端接地；所述PNP三极管发射极并联在所述回路磁珠另一端与所述GaN器件栅极之间，所述PNP三极管集电极接地。

5.如权利要求3或4所述的基于GaN功率器件的超高速主轴控制器，其特征在于：所述驱动芯片选用双路PWM输入芯片SI8233AD-D-IS或者单路PWM输入芯片SI8274GB4D-IS1。

6.如权利要求1所述的基于GaN功率器件的超高速主轴控制器，其特征在于：所述主控制模块包括核心处理器、处理器内核电源和显示模块；所述处理器内核电源把所述第二AC/DC电源转换电路输出的DC24V转变为所述显示模块和核心处理器的正常工作电压；所述核心处理器与所述功率控制模块进行信息交互。

7.如权利要求6所述的基于GaN功率器件的超高速主轴控制器，其特征在于：所述显示模块采用数码管和液晶显示模块。

8.如权利要求6所述的基于GaN功率器件的超高速主轴控制器，其特征在于：所述核心处理器采用的是XILNX公司的ZYNQ7000系列芯片。

9.如权利要求1所述的基于GaN功率器件的超高速主轴控制器，其特征在于：所述主控制模块与外设连接。

10.如权利要求9所述的基于GaN功率器件的超高速主轴控制器，其特征在于：所述外设包括外设IO连接接口、USB通讯模块、CAN通讯模块、RS232通讯模块、具有工业ModBus协议的RS485通讯模块以及具有工业ModBus协议的100M以太网通讯模块。