CN208522642U - 电源的输出控制电路以及电源系统 - Google Patents

Abstract

本实用新型实施例涉及一种电源的输出控制电路，所述电源具备多路输出，每一路输出都相应给一个容性负载供电，每一路输出都被配置连接一个所述电源的输出控制电路，各个电源的输出控制电路均包括：隔离电路，用于连接容性负载以及电源的输出端，用于在导通时为容性负载供电；采样电路，用于采样电源的输出电流；过流保护电路，分别与所述采样电路、隔离电路连接，用于在电源输出电流过流时以进行过流保护，并关闭所述隔离电路；控制电路，分别与所述过流保护电路的输入端、隔离电路连接，用于在隔离电路输出不过压时维持隔离电路的导通状态和过流保护电路的关闭状态，并在容性负载短路时关闭隔离电路，并开启过流保护电路。

Description

电源的输出控制电路以及电源系统

技术领域

本实用新型涉及电源技术领域，特别是涉及一种电源的输出控制电路以及电源系统。

背景技术

在电源例如开关电源的应用中，输出负载外接电容可以起到滤波、抑制干扰等的作用，故有必要让电源外接容性负载，容性负载能力越强，起到的作用也越大，同时为了保护电源，对电源的输出进行过流保护尤其是短路保护也是必要的。

有的电源需要多路输出，那么每一路输出都要求接容性负载，且每一路都要进行电源输出过流保护以及容性负载短路保护。

实用新型内容

基于此，有必要提供一种电源的输出控制电路。

一种电源的输出控制电路，所述电源具备多路输出，每一路输出都相应给一个容性负载供电，每一路输出都被配置连接一个所述电源的输出控制电路，各个电源的输出控制电路均包括：

隔离电路，用于连接容性负载以及电源的输出端，用于在导通时为容性负载供电；

采样电路，用于采样电源的输出电流；

过流保护电路，分别与所述采样电路、隔离电路连接，用于在电源输出电流过流时进行过流保护，并关闭所述隔离电路；

控制电路，分别与所述过流保护电路的输入端、隔离电路连接，用于在隔离电路输出不过压时维持隔离电路的导通状态和过流保护电路的关闭状态，并在容性负载短路时关闭隔离电路，并开启过流保护电路。

在其中一个实施例中，所述隔离电路包括隔离管Q1，所述隔离管Q1的漏极与电源的输出端连接，所述隔离管Q1的源极用于连接容性负载，所述隔离管Q1的栅极用于通过所述过流保护电路接地；所述隔离管Q1的栅极是在所述过流保护电路导通时被置为低电平，以在开启过流保护功能时关断所述隔离管Q1；

所述隔离电路是在所述隔离管Q1的开通时实现对容性负载供电。

在其中一个实施例中，所述电路包括三极管Q2以及三极管Q3；

所述控制电路包括：运算放大器U1、运算放大器U2、三端稳压管U3、三极管Q4以及电容C1；

所述三极管Q2的射极接地，所述三极管Q2的基极与所述运算放大器U1的输出端连接，所述三极管Q2的集电极与所述过流保护电路的输入端连接，以实现所述控制电路与所述过流保护电路输入端的连接；

所述运算放大器U1的同相输入端与所述运算放大器U2的输出端连接，所述运算放大器U1的同相输入端还通过电容C1接入高电平，所述运算放大器U1的反相输入端接入参考电压，所述运算放大器U2的同相输入端与所述三端稳压管U3的阴极连接，所述运算放大器U2的反相输入端接入参考电压，所述三端稳压管U3的参考极以及所述运算放大器U2的同相输入端均与隔离管Q1的源极连接，以实现所述控制电路与所述隔离电路的连接，所述三端稳压管U3的阳极接地；

所述三极管Q3的基极用于在电源开机时接入高电平，所述三极管Q3的集电极与所述隔离管Q1的栅极连接，所述三极管Q3的射极接地；

所述三极管Q4的集电极接入高电平，所述三极管Q4的基极用于在电源开机时接入高电平，所述三极管Q4的射极接地；

在电源开机时，所述三极管Q3导通，所述隔离管Q1截止，不为容性负载供电；同时所述三极管Q4导通，所述三极管Q2截止，所述过流保护电路的过流保护功能开启；

在电源输出稳定时，所述三极管Q3截止，所述隔离管Q1导通，为容性负载供电，同时所述三极管Q4也截止，所述电容C1则被导通并给所述运算放大器U1的同相输入端提供一个高电平，使得三极管Q2导通，从而关闭过流保护电路的过流保护功能；

所述运算放大器U2在所述隔离管Q1的输出不过压时，输出高电平，所述运算放大器U1输出高电平，维持三极管Q2的导通状态，从而对过流保护电路的输入电压进行分压而维持过流保护电路的关闭状态，也维持隔离管Q1的导通状态；所述运算放大器U2在所述隔离管Q1的输出过压时，其同相输入端的电平被三端稳压管U3拉低，所述运算放大器U2输出低电平，所述运算放大器U1输出低电平，所述三极管Q2截止，不分压过流保护电路的输入电压，从而开启所述过流保护电路的过流保护功能，且所述隔离管Q1的栅极也通过过流保护电路接地而使得隔离管Q1截止。

所述控制电路还包括电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8、二极管D1、二极管D2、电容C2以及电容C3；

所述运算放大器U1的输出端是通过所述电阻R1与三极管Q2的基极连接，所述运算放大器U1的同相输入端是通过所述二极管D2与所述运算放大器U2的输出端连接，其中，所述二极管D2的阴极与所述运算放大器U1的同相输入端连接，所述二极管D3的阳极与所述运算放大器U2的输出端连接；

所述电容C1还分别通过二极管D1、电阻R2、电容C2接地；其中，所述二极管D1的阴极与所述电容C1连接，所述二极管D1的阳极接地；

所述运算放大器U2的同相输入端是通过电阻R5与所述隔离管Q1的源极连接，所述电阻R5通过电阻R6接地，所述三端稳压管U3的参考极是通过所述电阻R7与所述隔离管Q1的源极连接，所述电阻R7还分别通过所述电阻R8、所述电容C3接地；

所述三极管Q4的基极是通过电阻R3接入高电平，所述三极管Q4的集电极是通过电阻R4接入高电平。

在其中一个实施例中，所述过流保护电路包括：运算放大器U4、过流计时电路、MOS管Q5；

所述运算放大器U4的同相输入端分别与所述采样电路的输出端、所述三极管Q2的集电极连接；所述运算放大器U4的反相输入端接入参考电压，所述运算放大器U4的输出端与所述过流计时电路的输入端连接，所述过流计时电路的输出端所述MOS管Q5的栅极连接，所述MOS管Q5的源极接地，所述MOS管Q5的漏极接入高电平；

所述过流计时电路用于在运算放大器U4输出高电平时，输出高电平至MOS管Q5的栅极，以使所述MOS管Q5导通，以将所述隔离管Q1的栅极置为低电平，令隔离管Q1截止，从而不给容性负载供电；

在所述隔离电路的输出不过压时，所述MOS管Q5跟三极管Q3均处于截止状态，以使隔离管Q1的栅极维持高平而维持隔离管Q1的导通状态。

在其中一个实施例中，所述采样电路包括运算放大器U5，所述运算放大器U5的同相输入端与电源的输出端连接，用于采样电源的输出电流，所述运算放大器U5的反相输入端接地，所述运算放大器U5的输出端分别与所述三极管Q2的集电极、所述运算放大器U4的同相输入端连接。

在其中一个实施例中，所述采样电路还包括电阻R9、电阻R10、电阻R11、电阻R12、电阻R13以及电阻R14；

所述运算放大器U5的同相输入端通过电阻R11连接电源的输出端，所述运算放大器U5的同相输入端还通过电阻R12接地，所述运算放大器U5的反相输入端通过电阻R9连接所述运算放大器U5的输出端，所述运算放大器U5的输出端是通过所述电阻R13分别与所述三极管Q2的集电极、所述运算放大器U4的同相输入端连接，所述电源的输出端还通过所述电阻R14接地，所述电源的输出端还依次通过所述电阻R14、电阻R10与所述运算放大器U5的反相输入端连接。

在其中一个实施例中，所述隔离管Q1以及MOS管Q5均为NMOS管，所述三极管Q2、三极管Q3、三极管Q4均为NPN型三极管。

在其中一个实施例中，所述电源的输出控制电路还包括NMOS管Q6、电阻R15、电阻R16、电阻R17、二极管D3以及电容C4；

所述隔离管Q1是依次通过所述电阻R17、二极管D3与所述三极管Q3的集电极连接，其中，所述二极管D1的阳极与电阻R17连接，所述二极管D3的阴极与所述三极管Q3的集电极连接；

所述MOS管Q5的漏极通过所述电阻R16接入高电平；

所述三极管Q3通过所述电阻R15接入高电平；

所述电容C4的第一端与所述三极管Q2的集电极连接在一起，所述电容C4的第二端与所述三极管Q2的射极连接在一起接地；

所述NMOS管Q6的漏极接入高电平，所述NMOS管Q6的栅极通过电阻R16接入高电平，所述NMOS管Q6的源极与所述二极管D3的阳极连接。

上述电源的输出控制电路，对于电源有多路输出且电源的每一路输出都接容性负载的情况，也可以对电源的每一路输出都进行过流保护以及容性负载的短路保护。且利用一个电源就能实现多路输出，从而实现与多个容性负载的连接，与多个单独的电源均相应连接一个容性负载的情况相比，节约了电源的成本。

还提出一种电源系统，包括开关电源以及如上任一实施例中所述的电源的输出控制电路；所述开关电源具备多路输出，每一路输出均与一个所述电源的输出控制电路连接，每一路输出均连接一个容性负载。

附图说明

图1为一个实施例中电源的输出控制电路的结构示意图；

图2为一个具体实施例中的电源的输出控制电路的结构示意图；

图3为一个实施例中电源系统的结构示意图。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

图1为一个实施例中电源的输出控制电路的结构示意图。

本申请实施例中的电源的输出控制电路可以应用于开关电源。电源具备多路输出，每一路输出都相应给一个容性负载供电，每一路输出都被配置连接一个本实施例的电源的输出控制电路。请参阅图1，本申请实施例中的电源的输出控制电路包括：

隔离电路10，用于连接容性负载以及电源的输出端，用于在导通时为容性负载供电。

采样电路20，用于采样电源的输出电流；具体是在电源的输出不过流时输出低电平，在电源的输出过流时输出高电平。

过流保护电路30，分别与采样电路20、隔离电路10连接，用于在电源输出电流过流时以进行过流保护，并关闭隔离电路10。例如电源开机瞬间，电源输出会瞬时过流。在电源输出不过流、采样电路20输出低电平时，过流保护电路30截止，不开启过流保护功能。

控制电路40，分别与过流保护电路30的输入端、隔离电路10连接，分别与过流保护电路30的输入端、隔离电路10连接，用于在隔离电路10输出不过压时维持隔离电路10的导通状态和过流保护电路30的关闭状态，并在容性负载短路时关闭隔离电路10，并开启过流保护电路30。

在其中一个实施例中，隔离电路10包括隔离管Q1，隔离管Q1的漏极与电源的输出端连接，隔离管Q1的源极用于连接容性负载，隔离管Q1的栅极用于通过过流保护电路接地；隔离管Q1的栅极是在过流保护电路30导通时被置为低电平，以在开启过流保护功能时关断隔离管Q1；隔离电路是在隔离管Q1的开通时实现对容性负载供电。

在电源输出过流、采样电路20输出高电平、隔离电路10输出不过压时，控制电路40识别电源输出是在给容性负载充电，则分压过流保护电路30的输入端电压以使过流保护电路30处于截止状态，以使隔离电路10的导通继续为容性负载供电；在电源输出过流采样电路20输出高电平、隔离电路10输出过压，即容性负载不再需要供电时，控制电路40则不分压过流保护电路30的输入端电压以使过流保护电路30导通，恢复过流保护功能，并使隔离电路10通过过流保护电路30接地而截止，隔离电路10则不给容性负载供电。

在其中一个实施例中，电路包括三极管Q2以及三极管Q3；控制电路40包括：运算放大器U1、运算放大器U2、三端稳压管U3、三极管Q4以及电容C1；三极管Q2的射极接地，三极管Q2的基极与运算放大器U1的输出端连接，三极管Q2的集电极与过流保护电路的输入端连接，以实现控制电路与过流保护电路输入端的连接。

运算放大器U1的同相输入端与运算放大器U2的输出端连接，运算放大器U1的同相输入端还通过电容C1接入高电平，运算放大器U1的反相输入端接入参考电压，运算放大器U2的同相输入端与三端稳压管U3的阴极连接，运算放大器U2的反相输入端接入参考电压，三端稳压管U3的参考极以及运算放大器U2的同相输入端均与隔离管Q1的源极连接，以实现控制电路与隔离电路的连接，三端稳压管U3的阳极接地。

三极管Q3的基极用于在电源开机时接入高电平，三极管Q3的集电极与隔离管Q1的栅极连接，三极管Q3的射极接地；三极管Q4的集电极接入高电平，三极管Q4的基极用于在电源开机时接入高电平，三极管Q4的射极接地。

在电源开机时，三极管Q3导通，隔离管Q1截止，不为容性负载供电；同时三极管Q4导通，三极管Q2截止，过流保护电路的过流保护功能开启。

在电源输出稳定时，三极管Q3截止，隔离管Q1导通，为容性负载供电，同时三极管Q4也截止，电容C1则被导通并给运算放大器U1的同相输入端提供一个高电平，使得三极管Q2导通，从而关闭过流保护电路的过流保护功能。

运算放大器U2在隔离管Q1的输出不过压时，输出高电平，运算放大器U1输出高电平，维持三极管Q2的导通状态，从而对过流保护电路的输入电压进行分压而维持过流保护电路的关闭状态，也维持隔离管Q1的导通状态。运算放大器U2在隔离管Q1的输出过压时，其同相输入端的电平被三端稳压管U3拉低，运算放大器U2输出低电平，运算放大器U1输出低电平，三极管Q2截止，不分压过流保护电路的输入电压，从而开启过流保护电路的过流保护功能，且隔离管Q1的栅极也通过过流保护电路接地而使得隔离管Q1截止。

具体地，本申请实施例电源的输出控制电路还包括主控芯片，该主控芯片可以是MCU(微处理器)，主控芯片分别跟隔离电路的输出端，即容性负载的输入端，即图2中VOUT+端、三极管Q3的基极、三极管Q4的基极连接。主控芯片会检测容性负载是否短路，如短路，主控芯片则输出高电平，即如图2所示的VOUT_OPEN电平。主控芯片检测容性负载是否短路的具体实现方式检测电流是否大于预设电流，如是则判定容性负载发生短路。

其中一个实施例中，控制电路40还包括电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8、二极管D1、二极管D2、电容C2以及电容C3。运算放大器U1的输出端是通过电阻R1与三极管Q2的基极连接，运算放大器U1的同相输入端是通过二极管D2与运算放大器U2的输出端连接，其中，二极管D2的阴极与运算放大器U1的同相输入端连接，二极管D3的阳极与运算放大器U2的输出端连接；电容C1还分别通过二极管D1、电阻R2、电容C2接地；其中，二极管D1的阴极与电容C1连接，二极管D1的阳极接地；运算放大器U2的同相输入端是通过电阻R5与隔离管Q1的源极连接，电阻R5通过电阻R6接地，三端稳压管U3的参考极是通过电阻R7与隔离管Q1的源极连接，电阻R7还分别通过电阻R8、电容C3接地。三极管Q4的基极是通过电阻R3接入高电平，即图2的VOUT_OPEN电平，三极管Q4的集电极是通过电阻R4接入高电平，即图2所示的VCC电平。

在其中一个实施例中，过流保护电路30包括：运算放大器U4、过流计时电路、MOS管Q5；运算放大器U4的同相输入端分别与采样电路的输出端、三极管Q2的集电极连接；运算放大器U4的反相输入端接入参考电压，运算放大器U4的输出端与过流计时电路的输入端连接，过流计时电路的输出端MOS管Q5的栅极连接，MOS管Q5的源极接地，MOS管Q5的漏极接入高电平，即如图2所示的VDD电平；过流计时电路用于在运算放大器U4输出高电平时，输出高电平至MOS管Q5的栅极，以使MOS管Q5导通，以将隔离管Q1的栅极置为低电平，令隔离管Q1截止，从而不给容性负载供电。

在隔离电路的输出不过压时，MOS管Q5跟三极管Q3均处于截止状态，以使隔离管Q1的栅极维持高平而维持隔离管Q1的导通状态。

在其中一个实施例中，采样电路包括运算放大器U5，运算放大器U5的同相输入端与电源的输出端连接，用于采用电源的输出电流，运算放大器U5的反相输入端接地，运算放大器U5的输出端分别与三极管Q2的集电极、运算放大器U4的同相输入端连接。

在其中一个实施例中，采样电路还包括电阻R9、电阻R10、电阻R11、电阻R12、电阻R13以及电阻R14；运算放大器U5的同相输入端通过电阻R11连接电源的输出端，用于采用电源的输出电流，运算放大器U5的同相输入端还通过电阻R12接地，运算放大器U5的反相输入端通过电阻R9连接运算放大器U5的输出端，运算放大器U5的输出端是通过电阻R13分别与三极管Q2的集电极、运算放大器U4的同相输入端连接，电源的输出端还通过电阻R14接地，电源的输出端还依次通过电阻R14、电阻R10与运算放大器U5的反相输入端连接。

在其中一个实施例中，本申请实施例的电源的输出控制电路40还包括NMOS管Q6、电阻R15、电阻R16、电阻R17、二极管D3以及电容C4；隔离管Q1是依次通过电阻R17、二极管D3与三极管Q3的集电极连接，其中，二极管D1的阳极与电阻R17连接，二极管D3的阴极与三极管Q3的集电极连接；MOS管Q5的漏极通过电阻R16接入高电平，即如图2所示的VDD电平；三极管Q3通过电阻R15接入高电平，即如图2所示的VOUT-OPEN电平；电容C4的第一端与三极管Q2的集电极连接在一起，电容C4的第二端与三极管Q2的射极连接在一起接地；NMOS管Q6的漏极接入高电平，即如图2所示的VDD电平，NMOS管Q6的栅极通过电阻R16接入高电平，即如图2所示的VDD电平，NMOS管Q6的源极与二极管D3的阳极连接。

需要说明的是，隔离管Q1、MOS管Q5、MOS管Q6均为NMOS管；NMOS管栅极电压大于源极电压时导通。三极管Q2、三极管Q3、三极管Q4均为NPN型三极管。

三端稳压管U3的型号可以是AZ431。运算放大器U1、运算放大器U2、运算放大器U4以及运算放大器U5的可以采用LM2904型号的运算放大器。

电阻R1、电阻R2、电阻R3、电阻R5、电阻R13、电阻R15、电阻R16均可以采用10KΩ的电阻，电阻R4、电阻R10、电阻R11均可以采用1KΩ的电阻，电阻R6可以采用33KΩ的电阻，电阻R7可以采用47KΩ的电阻，电阻R8可以采用7.5KΩ的电阻，电阻R9以及电阻R12均可以采用100KΩ的电阻。

过流计时电路可以是一个输入高电平输出高电平，并在输入高电平会进行计时的计时器。

具体地，本申请实施例中过流计时电路还跟主控芯片连接，主控芯片分别跟电源输出端(图2中VIN端)、隔离电路10的输出端(即图2中跟容性负载连接的VOUT+端)、三极管Q3的基极、三极管Q4的基极连接。过流计时器会输出时间信号给主控芯片，当过流保护的计时时间大于预设时间T时，会触发主控芯片检测容性负载是否短路，如短路，主控芯片则输出高电平，即如图2所示的VOUT_OPEN电平。主控芯片也可以检测电源开机时，电源输出是否过流。

具体地，结合图2描述本申请具体实施例的电源的输出控制电路的控制过程，在容性负载正常启动期间：

在电源开机瞬间，会给三极管Q3提供一个VOUT_OPEN高电平，此时三极管Q3导通，隔离管Q1则通过导通的三极管Q3接地，故隔离管Q1的栅极被置为低电平，隔离管Q1截止，VOUT+也就无输出，不给容性负载充电。所以电源开机瞬间不给容性负载供电。同时三极管Q4导通，三极管Q2截止，过流保护电路的过流保护功能开启。

电源开机后，电源输出稳定后，当电源输出(即图2中VIN电压)正常后，VOUT_OPEN置低电平，三极管Q4截止，则VCC通过电阻R4给电容C1充电，电容C1瞬时导通就会提供一个触发信号，使得运算放大器U1同相输入端的电压大于参考电压，运算放大器U1输出高电平，三极管Q2导通，因为三极管Q2导通会分压，运算放大器U4的同相输入端电压小于参考电压，所以运算放大器U4输出低电平，所以NMOS管Q5是截止的，所以过流保护功能没有被启用，所以MOS管Q5是截止的，另一方面，VOUT_OPEN置低电平，三极管Q3也是截止，隔离管Q1的栅极不被置低，故隔离管Q1则被导通，给容性负载充电。

然后，隔离管Q1导通后给容性负载供电，那么隔离管Q1导通期间输出电压VOUT+会逐渐增加，当隔离管Q1导通期间输出电压VOUT+上升到V1电压，则认为容性负载没有短路，隔离管Q1输出是正常的。输出电压上升到V1时，此时运算放大器U2的同相输入端的电压会大于其参考电压VREF3，则运算放大器U2输出高电平，这就使得运算放大器U1的同相输入端维持高电平，使得运算放大器U1输出高电平，从而维持三极管Q2导通，导通的三极管Q2继续分压，维持运算放大器U4的同相输入端电压小于参考电压VREF1，所以运算放大器U4维持输出低电平，所以维持NMOS管Q5的截止状态，所以过流保护功能维持关闭状态。NMOS管Q5截止，VOUT_OPEN又是置低电平，三极管Q3也是维持截止状态，隔离管Q1就可以维持导通状态以持续给容性负载供电。

最后，隔离管Q1导通期间输出电压VOUT+继续上升到设定的电压V2时，三端稳压管U3的参考极的电压大于2.5V，三端稳压管U3导通，运算放大器U2同相输入端的输入电压则被拉低，运算放大器U2则输出低电平，运算放大器U1的同相输入端的输入电压就为低电平，运算放大器U1也就输出低电平，三极管Q2截止，不会分掉加载在运算放大器U4同相输入端的电压，运算放大器U4输出高电平，过流计时电路工作，NMOS管Q5导通，所以过流保护电路功能恢复正常工作。同时，隔离管Q1通过导通的NMOS管Q5接地，隔离管Q1的栅极被置为低电平，VOUT+无输出，也就不会给容性负载供电。

如果容性负载短路，隔离电路10不给容性负载供电，其输出端电压也不会上升到V1值和V2值，运算放大器U2的同相输入端的输入电压也会小于参考电压，三极管Q2也会处于截止状态，过流保护电路的过流保护功能也恢复正常，隔离管Q1截止不会给容性负载供电。如果容性负载正常工作后短路，也会触发过流保护电路关断隔离管Q1。

上述电源的输出控制电路，对于电源有多路输出且电源的每一路输出都接容性负载的情况，也可以对电源的每一路输出都进行过流保护以及容性负载的短路保护，且利用MOS管、三极管、运算放大器、电容等实现过流保护以及容性负载的短路保护，电路结构简单，不会占用很多空间。且利用一个电源就能实现与多个容性负载的连接，与多个单独的电源均相应连接一个容性负载的情况相比，节约了电源的成本。

本申请实施例还提出一种电源系统，包括开关电源以及如上任一实施例中的电源的输出控制电路；开关电源具备多路输出，每一路输出均与一个电源的输出控制电路连接，每一路输出均连接一个容性负载。

请参阅图3，开关电源可以是主功率电源，主功率电源是220V电源，第一路输出电流/电压是1.10A/27.5V，接12000μF的容性负载，第二路输出电流/电压是2.2A/27.5V，接8000μF的容性负载，第三路输出电流/电压是1.8A/27.5V，接12000μF的容性负载。

上述电源系统，对于电源有多路输出且电源的每一路输出都接容性负载的情况，也可以对电源的每一路输出都进行过流保护以及容性负载的短路保护，且利用MOS管、三极管、运算放大器、电容等实现过流保护以及容性负载的短路保护，电路结构简单，不会占用很多空间。且利用一个电源就能实现与多个容性负载的连接，与多个单独的电源均相应连接一个容性负载的情况相比，节约了电源的成本。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本实用新型的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。因此，本实用新型专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种电源的输出控制电路，所述电源具备多路输出，每一路输出都相应给一个容性负载供电，每一路输出都被配置连接一个所述电源的输出控制电路，其特征在于，各个电源的输出控制电路均包括：

隔离电路，用于连接容性负载以及电源的输出端，用于在导通时为容性负载供电；

采样电路，用于采样电源的输出电流；

过流保护电路，分别与所述采样电路、隔离电路连接，用于在电源输出电流过流时进行过流保护，并关闭所述隔离电路；

控制电路，分别与所述过流保护电路的输入端、隔离电路连接，用于在所述隔离电路输出不过压时维持隔离电路的导通状态和过流保护电路的关闭状态，并在容性负载短路时关闭所述隔离电路，并开启所述过流保护电路。

2.根据权利要求1所述的电路，其特征在于，

所述隔离电路包括隔离管Q1，所述隔离管Q1的漏极与电源的输出端连接，所述隔离管Q1的源极用于连接容性负载，所述隔离管Q1的栅极用于通过所述过流保护电路接地；所述隔离管Q1的栅极是在所述过流保护电路导通时被置为低电平，以在开启过流保护功能时关断所述隔离管Q1；

所述隔离电路是在所述隔离管Q1的开通时实现对容性负载供电。

3.根据权利要求2所述的电路，其特征在于，

所述电路包括三极管Q2以及三极管Q3；

所述控制电路包括：运算放大器U1、运算放大器U2、三端稳压管U3、三极管Q4以及电容C1；

所述三极管Q2的射极接地，所述三极管Q2的基极与所述运算放大器U1的输出端连接，所述三极管Q2的集电极与所述过流保护电路的输入端连接，以实现所述控制电路与所述过流保护电路输入端的连接；

所述运算放大器U1的同相输入端与所述运算放大器U2的输出端连接，所述运算放大器U1的同相输入端还通过电容C1接入高电平，所述运算放大器U1的反相输入端接入参考电压，所述运算放大器U2的同相输入端与所述三端稳压管U3的阴极连接，所述运算放大器U2的反相输入端接入参考电压，所述三端稳压管U3的参考极以及所述运算放大器U2的同相输入端均与隔离管Q1的源极连接，以实现所述控制电路与所述隔离电路的连接，所述三端稳压管U3的阳极接地；

所述三极管Q3的基极用于在电源开机时接入高电平，所述三极管Q3的集电极与所述隔离管Q1的栅极连接，所述三极管Q3的射极接地；

所述三极管Q4的集电极接入高电平，所述三极管Q4的基极用于在电源开机时接入高电平，所述三极管Q4的射极接地；

在电源开机时，所述三极管Q3导通，所述隔离管Q1截止，不为容性负载供电；同时所述三极管Q4导通，所述三极管Q2截止，所述过流保护电路的过流保护功能开启；

在电源输出稳定时，所述三极管Q3截止，所述隔离管Q1导通，为容性负载供电，同时所述三极管Q4也截止，所述电容C1则被导通并给所述运算放大器U1的同相输入端提供一个高电平，使得三极管Q2导通，从而关闭过流保护电路的过流保护功能；

所述运算放大器U2在所述隔离管Q1的输出不过压时，输出高电平，所述运算放大器U1输出高电平，维持三极管Q2的导通状态，从而对过流保护电路的输入电压进行分压而维持过流保护电路的关闭状态，也维持隔离管Q1的导通状态；所述运算放大器U2在所述隔离管Q1的输出过压时，其同相输入端的电平被三端稳压管U3拉低，所述运算放大器U2输出低电平，所述运算放大器U1输出低电平，所述三极管Q2截止，不分压过流保护电路的输入电压，从而开启所述过流保护电路的过流保护功能，且所述隔离管Q1的栅极也通过过流保护电路接地而使得隔离管Q1截止。

4.根据权利要求3所述的电路，其特征在于，

所述控制电路还包括电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8、二极管D1、二极管D2、电容C2以及电容C3；

所述运算放大器U1的输出端是通过所述电阻R1与三极管Q2的基极连接，所述运算放大器U1的同相输入端是通过所述二极管D2与所述运算放大器U2的输出端连接，其中，所述二极管D2的阴极与所述运算放大器U1的同相输入端连接，所述二极管D3的阳极与所述运算放大器U2的输出端连接；

所述电容C1还分别通过二极管D1、电阻R2、电容C2接地；其中，所述二极管D1的阴极与所述电容C1连接，所述二极管D1的阳极接地；

所述运算放大器U2的同相输入端是通过电阻R5与所述隔离管Q1的源极连接，所述电阻R5通过电阻R6接地，所述三端稳压管U3的参考极是通过所述电阻R7与所述隔离管Q1的源极连接，所述电阻R7还分别通过所述电阻R8、所述电容C3接地；

所述三极管Q4的基极是通过电阻R3接入高电平，所述三极管Q4的集电极是通过电阻R4接入高电平。

5.根据权利要求3所述的电路，其特征在于，

所述过流保护电路包括：运算放大器U4、过流计时电路、MOS管Q5；

所述运算放大器U4的同相输入端分别与所述采样电路的输出端、所述三极管Q2的集电极连接；所述运算放大器U4的反相输入端接入参考电压，所述运算放大器U4的输出端与所述过流计时电路的输入端连接，所述过流计时电路的输出端所述MOS管Q5的栅极连接，所述MOS管Q5的源极接地，所述MOS管Q5的漏极接入高电平；

所述过流计时电路用于在运算放大器U4输出高电平时，输出高电平至MOS管Q5的栅极，以使所述MOS管Q5导通，以将所述隔离管Q1的栅极置为低电平，令隔离管Q1截止，从而不给容性负载供电；

在所述隔离电路的输出不过压时，所述MOS管Q5跟三极管Q3均处于截止状态，以使隔离管Q1的栅极维持高平而维持隔离管Q1的导通状态。

6.根据权利要求5所述的电路，其特征在于，

所述采样电路包括运算放大器U5，所述运算放大器U5的同相输入端与电源的输出端连接，用于采样电源的输出电流，所述运算放大器U5的反相输入端接地，所述运算放大器U5的输出端分别与所述三极管Q2的集电极、所述运算放大器U4的同相输入端连接。

7.根据权利要求6所述的电路，其特征在于，

所述采样电路还包括电阻R9、电阻R10、电阻R11、电阻R12、电阻R13以及电阻R14；

所述运算放大器U5的同相输入端通过电阻R11连接电源的输出端，所述运算放大器U5的同相输入端还通过电阻R12接地，所述运算放大器U5的反相输入端通过电阻R9连接所述运算放大器U5的输出端，所述运算放大器U5的输出端是通过所述电阻R13分别与所述三极管Q2的集电极、所述运算放大器U4的同相输入端连接，所述电源的输出端还通过所述电阻R14接地，所述电源的输出端还依次通过所述电阻R14、电阻R10与所述运算放大器U5的反相输入端连接。

8.根据权利要求7所述的电路，其特征在于，

所述隔离管Q1以及MOS管Q5均为NMOS管，所述三极管Q2、三极管Q3、三极管Q4均为NPN型三极管。

9.根据权利要求8所述的电路，其特征在于，还包括NMOS管Q6、电阻R15、电阻R16、电阻R17、二极管D3以及电容C4；

所述隔离管Q1是依次通过所述电阻R17、二极管D3与所述三极管Q3的集电极连接，其中，所述二极管D1的阳极与电阻R17连接，所述二极管D3的阴极与所述三极管Q3的集电极连接；

所述MOS管Q5的漏极通过所述电阻R16接入高电平；

所述三极管Q3通过所述电阻R15接入高电平；

所述电容C4的第一端与所述三极管Q2的集电极连接在一起，所述电容C4的第二端与所述三极管Q2的射极连接在一起接地；

所述NMOS管Q6的漏极接入高电平，所述NMOS管Q6的栅极通过电阻R16接入高电平，所述NMOS管Q6的源极与所述二极管D3的阳极连接。

10.一种电源系统，其特征在于，包括开关电源以及如权利要求1至9任一项所述的电源的输出控制电路；所述开关电源具备多路输出，每一路输出均与一个所述电源的输出控制电路连接，每一路输出均连接一个容性负载。