CN208444828U - 一种同时具备低应力和抗高过载的电子器件 - Google Patents

一种同时具备低应力和抗高过载的电子器件 Download PDF

Info

Publication number
CN208444828U
CN208444828U CN201821010930.5U CN201821010930U CN208444828U CN 208444828 U CN208444828 U CN 208444828U CN 201821010930 U CN201821010930 U CN 201821010930U CN 208444828 U CN208444828 U CN 208444828U
Authority
CN
China
Prior art keywords
flexible glue
electronic chip
glue
encapsulating package
protection flexible
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201821010930.5U
Other languages
English (en)
Inventor
华亚平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anhui Xindong Lianke microsystem Co.,Ltd.
Original Assignee
ANHUI NORTHERN XINDONG LIANKE MICROSYSTEMS TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ANHUI NORTHERN XINDONG LIANKE MICROSYSTEMS TECHNOLOGY Co Ltd filed Critical ANHUI NORTHERN XINDONG LIANKE MICROSYSTEMS TECHNOLOGY Co Ltd
Priority to CN201821010930.5U priority Critical patent/CN208444828U/zh
Application granted granted Critical
Publication of CN208444828U publication Critical patent/CN208444828U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本实用新型公开了一种同时具备低应力和抗高过载的电子器件，是在封装管壳底板上覆盖下保护软胶、封装管壳侧面内侧覆盖侧保护软胶、封装盖板的内表面覆盖图形化的上保护软胶，将电子芯片通过粘片胶点贴装到封装管壳内，保证电子芯片与封装管壳内侧面及封装盖板间无直接机械连接。本实用新型利用上保护软胶、下保护软胶和粘片胶点一起缓冲Z方向的外力冲击，保护电子芯片不与封装盖板或封装管壳底板碰撞；利用侧保护软胶缓冲X、Y轴方向的外力冲击，保护电子芯片不与封装管壳侧面碰撞，从而使电子器件既可抗高过载，又具有相对较低的封装应力。

Description

一种同时具备低应力和抗高过载的电子器件
技术领域
本实用新型涉及电子器件的封装，特别是一种同时具备低应力和抗高过载的电子器件。
背景技术
电子器件封装是将一个或多个电子器件芯片相互电连接，然后封装在一个保护结构中，为电子芯片提供电连接、机械保护、化学腐蚀保护等。工业应用的某些传感器产品，出于性能和可靠性的考虑，特别是减少应力影响的考虑，常采用空腔封装法，即将电子芯片通过粘片胶安装在预成型的封装管壳的底板上，键合金属线将芯片的电信号引出封装管壳外，最后用盖板密封封装管壳。某些电子器件，特别是那些对机械应力敏感的微型传感器，如MEMS(Micro-Electro-Mechanical Systems，微机电)加速度计、MEMS陀螺仪、MEMS压力传感器、光传感器件等，电子芯片被安装在一个封装管壳中，对于高性能、高可靠性要求的产品，一般使用陶瓷管壳，由于陶瓷管壳和电子芯片热膨胀系数不一致，在封装过程和后续使用过程中容易在电子芯片上产生应力；另外，电子器件使用时，陶瓷管壳，如CLCC(陶瓷无引脚载体，Ceramic Leadless Carrier)，通过焊锡固定在PCB板上，PCB板的形变引起的应力也会通过陶瓷管壳传递到电子芯片上，从而影响电子器件的性能。目前，降低电子芯片上的应力的主要方法是削弱电子器件芯片与管壳间的应力传递途径。另外，在一些使用环境中，电子器件要经受高机械力的冲击，电子芯片需要特别的保护才能不受损伤。高机械冲击力也叫做高过载，例如1～10万G(G为地球引力单位)。
降低电子芯片封装应力的方法很多，例如，专利US8322028B2记载的是在MEMS芯片与封装管壳间安装一片与MEMS芯片同材质的图形化的缓冲片来降低应力；专利CN107207244A记载的是减少电子芯片与封装管壳间接触面积来降低应力；专利CN205472647U记载的是在封装管壳的底板上制作凸起，减少电子芯片与管壳的接触面积，从而降低应力。通过分析可以发现，这些方法都是减少电子芯片与管壳的接触面积，以及通过柔软的材料连接电子芯片和管壳，从而削弱电子器件芯片与管壳间的应力传递途径。但这些方法在降低应力的同时，也降低了电子芯片与管壳间的机械连接强度，在高过载环境下芯片容易从管壳上脱落，导致电子器件失效。
图1所示的是现有技术中常见的低封装应力的电子器件的剖面示意图，电子芯片20通过粘片胶点28固定在封装管壳10的底板11上，电子芯片20的电信号通过金属线18传输到管壳的内焊盘17上，内焊盘17与管壳外焊脚14在管壳内部有电连接，封装盖板24通过焊料16固定在封装管壳10上，围成一个保护电子芯片的密封空腔22，该电子器件在使用时，管壳外焊脚14通过焊锡固定到印刷线路板(PCB)上，粘片胶点28为软胶，其面积小于电子芯片20的面积，所以由PCB和封装管壳10产生的封装应力很好地被隔离掉了。但是，在受到外界高冲击力的作用时，就会出现如图2所示的情况：电子芯片20由于惯性的作用，与封装管壳10产生相对运动，粘片胶点28被拉伸，电子芯片20碰撞封装管壳10而破损；另外，考虑到封装管壳10的尺寸公差，电子芯片20在外力作用下产生的相对于封装管壳10的位移足以引起金属线18永久形变，甚至断裂。
抗高过载的电子芯片封装方法主要是用软胶固定电子芯片，并在封装管壳内灌注软胶以增加固定强度的同时缓冲机械冲击。图3所示是一个典型的充胶保护的电子器件，电子芯片20通过粘片胶点28固定在封装管壳10中，在密封空腔22中灌充有软胶30，软胶30的硬度比粘片胶点28低，起到保护电子芯片20的作用。但这种方法中电子芯片与软胶的接触面积大，软胶与电子芯片的热膨胀系数相差很大，所以由软胶产生的应力也会影响对应力十分敏感的电子芯片的性能；再者，电子芯片表面全部或部分覆盖软胶，而有些类型的电子芯片，如高灵敏度压力传感器和光传感器的芯片表面敏感区则不能有任何物体覆盖，显然，这种方法不适用于这些类型的电子芯片。
综上所述，抗高过载和降低应力往往是一对矛盾，现有的电子器件封装技术不能在达到抗高过载性能的同时保证电子芯片上的低应力。
实用新型内容
本实用新型要解决的技术问题是克服现有技术中存在的不足，提供一种同时具备低应力和抗高过载的电子器件，在降低电子芯片上封装应力的同时达到抗高过载的性能。
为解决上述技术问题，本实用新型提供了一种同时具备低应力和抗高过载的电子器件，包括封装管壳、封装盖板和电子芯片，封装盖板通过焊料固定在封装管壳上，与封装管壳一起围成一个保护电子芯片的密封腔，电子芯片通过粘片胶点贴装在密封腔内，电子芯片的电信号通过金属线传输到封装管壳的内焊盘上，内焊盘与管壳外焊脚在封装管壳内部有电连接，所述粘片胶点与电子芯片的接触面积小于电子芯片底面积的20％，封装管壳的底板上覆盖有下保护软胶，封装管壳的两个侧面内侧都覆盖有侧保护软胶，侧保护软胶与电子芯片侧面的间隙为0.05～0.15毫米；封装盖板内表面覆盖有图形化的上保护软胶，上保护软胶与电子芯片上表面之间有间隙。
为简单说明问题起见，以下对本实用新型所述的一种同时具备低应力和抗高过载的电子器件均简称为本电子器件。
本电子器件在封装管壳底板上覆盖下保护软胶，在封装管壳侧面覆盖侧保护软胶，在封装盖板内表面覆盖图形化的上保护软胶，并使上保护软胶与电子芯片上表面、侧保护软胶与电子芯片侧面之间均有间隙，以保证电子芯片与封装管壳侧面和封装盖板之间均无直接机械连接；粘片胶点与电子芯片的接触面积小于电子芯片底面积的20％，有效的隔离由封装管壳底板传导到电子芯片上的封装应力；上保护软胶、下保护软胶和粘片胶点一起缓冲Z方向的外力冲击，保护电子芯片不与封装盖板或封装管壳底板碰撞；侧保护软胶则缓冲X、Y轴方向的外力冲击力，保护电子芯片不与封装管壳侧面碰撞，从而使本电子器件既可抗高过载，同时又具有相对较低的封装应力，而且电子芯片表面没有软胶覆盖，不影响电子芯片的性能，因此，本电子器件可以应用到高灵敏度压力传感器、光传感器等灵敏度要求较高的器件上。
所述的粘片胶点的直径为0.2～1毫米，高度为50～500微米，粘片胶点能够与下保护软胶一起有效隔离来自封装管壳底板的应力。
所述的下保护软胶、侧保护软胶、上保护软胶和粘片胶点的材料为肖氏硬度在20～100的硅胶或环氧，由于上保护软胶和侧保护软胶都很软，即使电子芯片与其发生碰撞也不会对电子芯片造成损伤。
上保护软胶的图形是点状或环状，且上保护软胶不覆盖电子芯片的敏感区，由于点状或环状的上保护软胶的面积较小，可以避开电子芯片的敏感区，不影响电子芯片的性能。
本实用新型的一个具体实施例是封装管壳底板全部被下保护软胶覆盖，电子芯片通过粘片胶点固定在下保护软胶上。另一个具体实施例是在下保护软胶上形成空窗，粘片胶点位于空窗内，且粘片胶点的高度高于下保护软胶的厚度，电子芯片通过粘片胶点固定在封装管壳的底板上。
本实用新型的同时具备低应力和抗高过载的电子器件的封装方法，步骤为：
(1)在封装盖板内表面滴加保护软胶；
(2)用模具将步骤(1)所述的保护软胶压制成型，加热固化，形成图形化的上保护软胶；
(3)在封装管壳底板上表面滴加保护软胶；
(4)用模具将步骤(3)所述的保护软胶压制成型，加热固化，在封装管壳的底板上形成下保护软胶，同时，在封装管壳的侧面内侧形成侧保护软胶；
(5)在下保护软胶上滴加粘片胶点；
(6)将电子芯片通过粘片胶点贴装到封装管壳内，加热固化，在电子芯片与封装管壳的内焊盘之间键合金属线，所述粘片胶点与电子芯片的接触面积小于电子芯片底面积的20％；
(7)将封装盖板通过焊料固定到封装管壳上，使封装管壳与封装盖板一起围成一个保护电子芯片的密封腔；所述的上保护软胶与电子芯片上表面、侧保护软胶与电子芯片侧面之间都具有间隙。
本实用新型在封装管壳的底板上形成下保护软胶，在封装管壳的侧面形成侧保护软胶；相似地，在封装盖板的内表面形成图形化的上保护软胶，并使侧保护软胶与电子芯片侧面、上保护软胶与电子芯片上表面存在间隙，保证电子芯片与封装管壳侧面和封装盖板之间无直接机械连接。利用上保护软胶、下保护软胶和粘片胶点一起缓冲Z方向的外力冲击，保护电子芯片不与封装盖板或封装管壳底板碰撞；侧保护软胶则缓冲X、Y轴方向的外力冲击力，保护电子芯片不与封装管壳侧面碰撞，从而使本电子器件既可抗高过载，同时又具有相对较低的封装应力。
附图说明
图1是现有的一种抗高过载和低应力的电子器件的剖面示意图。
图2是图1所示的电子器件在受到冲击时的示意图。
图3是现有的另一种抗高过载和低应力的电子器件的剖面示意图。
图4是实施例一的同时具备低应力和抗高过载的电子器件的剖面示意图。
图5是实施例一在封装盖板上滴加保护软胶的示意图。
图6是实施例一用模具将保护软胶压制成上保护软胶的封装盖板的示意图。
图7是实施例一在封装管壳底板上滴加保护软胶的示意图。
图8是实施例一用模具将保护软胶压制成下保护软胶和侧保护软胶的封装管壳的示意图。
图9是实施例一在封装管壳的下保护软胶上滴加粘片胶点的示意图。
图10是实施例一电子芯片贴装、金属线键合示意图。
图11是实施例二的同时具备低应力和抗高过载的电子器件的剖面示意图。
图12是实施例三的同时具备低应力和抗高过载的电子器件的剖面示意图。
图13是图12中M部的俯视图。
具体实施方式
下面结合附图和实施例对本实用新型作进一步说明。
实施例一
同时具备低应力和抗高过载的电子器件，如图4所示，包括封装管壳10、封装盖板24和电子芯片20，封装盖板24通过焊料16与封装管壳10结合在一起，形成一个保护电子芯片20的密封腔22，封装盖板24的材料可以是塑料、陶瓷、可伐合金、玻璃、锗、硅等，封装管壳10的材料可以是塑料、陶瓷等。在封装盖板24内表面24a上制作有图形化的上保护软胶33，其材料硬度较低，如肖氏硬度在20～100的硅胶、环氧胶，当Z方有外力冲击时，上保护软胶33能够缓冲机械力，保护电子芯片20不与封装盖板24碰撞，而且由于上保护软胶33很软，即使电子芯片20与其碰撞也不会造成损伤，上保护软胶33的图形为正方形、长方形、圆形等，上保护软胶33与电子芯片20上表面间有间隙27，以保证封装盖板24与电子芯片20之间无直接机械连接。封装管壳10的底板11上覆盖有图形化的下保护软胶31，电子芯片20通过粘片胶点28固定在下保护软胶31上，粘片胶点28的直径为0.2～1毫米，高度为50～500微米，材料为肖氏硬度在20～100的硅胶、环氧胶，可以隔离掉大部分由封装管壳10传递到电子芯片20的封装应力，除了固定电子芯片20外，粘片胶点28与下保护软胶31一起保护电子芯片20不与封装管壳10的底板11碰撞；电子芯片20的电信号通过金属线18传输到封装管壳的内焊盘17上，内焊盘17在封装管壳内部与外焊脚14之间有电连接。封装管壳10的两个侧面12内侧都覆盖有侧保护软胶32，侧保护软胶32与电子芯片20侧面的间隙37为0.05～0.15毫米，当有外界X或Y轴方向的机械冲击力时，侧保护软胶32保护电子芯片20不与封装管壳10的侧面11碰撞，由于位移很小，也不会拉断金属线18，侧保护软胶32的材料为肖氏硬度在20～100的硅胶、环氧胶，与粘片胶点28和上保护软胶33的材料可以相同，也可以不同，而且由于侧保护软胶32很软，即使电子芯片20与其发生碰撞，也不会发生损伤。
本实施例同时具备低应力和抗高过载的电子器件的封装方法，步骤为：
(1)购买的封装盖板24上已经制作有焊料16，在封装盖板24的内表面24a上滴上保护软胶33′，如图5所示，保护软胶33′为软胶，如肖氏硬度在20～100的硅胶、环氧胶；保护软胶33′的数量不限于一个；
(2)将模具40压在封装盖板24的内表面24a上，如图6所示，模具底面41将保护软胶33′压成上保护软胶33，模具脚42的高度决定了上保护软胶33的厚度；然后将模具40连同封装盖板24一起在烘箱或热板上烘1～60min，使上保护软胶33固化，固化温度低于焊料16的熔化温度；模具40的材料为聚四氟乙烯(Teflon)、聚乙烯(Polyethylene)或聚丙烯(Polypropylene)等与软胶不易粘接的材料，考虑到模具40需要一定的重量，因此比重大、耐热性能好的聚四氟乙烯(Teflon)为模具40的首选材料；固化好后移走模具40，在封装盖板24的内表面24a上就形成了上保护软胶33，上保护软胶的图形由模具40的形状决定，可以是正方形、长方形、圆形等；
(3)在封装管壳10的底板11上滴上保护软胶31′，如图7所示，保护软胶31′为软胶，如肖氏硬度在20～100的硅胶、环氧胶；保护软胶31′的数量不限于一个；
(4)将模具50压在封装管壳10的底板11上，如图8所示，模具50的底面51将保护软胶31′压成保护胶形状35，其中位于封装管壳10底板11上的为下保护软胶31，位于封装管壳10侧面的为侧保护软胶32，模具脚52的高度决定了下保护软胶31的厚度，保护软胶31′的量决定了侧保护软胶32的高度；然后将模具50连同封装管壳10一起在烘箱或热板上烘1～60min，将保护软胶31′固化，固化温度低于焊料16的熔化温度，固化好后移走模具50。
(5)在下保护软胶31上滴上粘片胶点28，如图9所示，粘片胶点28为软胶，如肖氏硬度在20～100的硅胶或环氧胶；
(6)将电子芯片20安装在粘片胶点28上，在烘箱或热板上烘15～120min，然后键合金属线18，将电子芯片20的电信号连接到封装管壳10上，如图10所示；侧保护软胶32与电子芯片20间具有间隙47，保证电子芯片20与封装管壳10的侧面12无直接机械连接，以避免封装管壳10的侧面12传导入封装应力；
(7)将带有上保护软胶33的封装盖板24的内表面24a朝向电子芯片20，对准封装管壳10，用模具或夹子施加一定的压力，在气氛可控的熔封设备中加热熔化焊料16，冷却，将封装盖板24与封装管壳10固定在一起，制作成如图4所示的同时具备低应力和抗高过载的电子器件，上保护软胶33与电子芯片20间具有间隙27，保证电子芯片20与封装盖板24无直接机械连接，以避免封装盖板24传导入封装应力；上保护软胶33、粘片胶点28和下保护软胶31保护电子芯片20在受到Z方向的外力作用时不会被碰撞损坏，侧保护软胶32保护电子芯片20在受到X或Y方向的外力作用时不会被碰撞损坏。
实施例二
同时具备低应力和抗高过载的电子器件，如图11所示，包括封装管壳10、封装盖板24和电子芯片20，封装盖板24通过焊料16与封装管壳10结合在一起，形成一个保护电子芯片20的密封腔22，封装盖板24的材料可以是塑料、陶瓷、可伐合金、玻璃、锗、硅等，封装管壳10的材料可以是塑料、陶瓷等。在封装盖板24内表面24a上制作有图形化的上保护软胶33，其材料硬度较低，如肖氏硬度在20～100的硅胶或环氧胶，当Z方有外力冲击时，上保护软胶33能够缓冲机械力，保护电子芯片20不与封装盖板24碰撞，而且由于上保护软胶33很软，即使电子芯片20与其碰撞也不会造成损伤，上保护软胶33的图形为点状或环状，上保护软胶33与电子芯片20上表面间有间隙27，以保证封装盖板24与电子芯片20之间无直接机械连接。封装管壳10的底板11上覆盖有下保护软胶31，电子芯片20通过粘片胶点28固定在下保护软胶31上，粘片胶点28的直径为0.2～1毫米，高度为50～500微米，材料为肖氏硬度在20～100的硅胶或环氧胶，可以隔离掉大部分由封装管壳10传递到电子芯片20的封装应力，除了固定电子芯片20外，粘片胶点28与下保护软胶31一起保护电子芯片20不与封装管壳10的底板11碰撞；电子芯片20的电信号通过金属线18传输到封装管壳的内焊盘17上，内焊盘17在封装管壳内部与外焊脚14之间有电连接。封装管壳10的两个侧面12内侧都覆盖有侧保护软胶32，侧保护软胶32与电子芯片20侧面的间隙37为0.05～0.15毫米，当有外界X或Y轴方向的机械冲击力时，侧保护软胶32保护电子芯片20不与封装管壳10的侧面11碰撞，由于位移很小，也不会拉断金属线18，侧保护软胶32的材料为肖氏硬度在20～100的硅胶或环氧胶，与粘片胶点28和上保护软胶33的材料可以相同，也可以不同，而且由于侧保护软胶32很软，即使电子芯片20与其发生碰撞，也不会发生损伤。
实施例三
同时具备低应力和抗高过载的电子器件，如图12所示，包括封装管壳10、封装盖板24和电子芯片20，封装盖板24通过焊料16与封装管壳10结合在一起，形成一个保护电子芯片20的密封腔22，封装盖板24的材料可以是塑料、陶瓷、可伐合金、玻璃、锗、硅等，封装管壳10的材料可以是塑料、陶瓷等。在封装盖板24内表面24a上制作有图形化的上保护软胶33，其材料硬度较低，如肖氏硬度在20～100的硅胶或环氧胶，当Z方有外力冲击时，上保护软胶33能够缓冲机械力，保护电子芯片20不与封装盖板24碰撞，而且由于上保护软胶33很软，即使电子芯片20与其碰撞也不会造成损伤，上保护软胶33的图形为正方形、长方形、圆形等，上保护软胶33与电子芯片20上表面间有间隙27，以保证封装盖板24与电子芯片20之间无直接机械连接。封装管壳10的底板11上覆盖有下保护软胶31，下保护软胶31上具有四个空窗34，粘片胶点28位于空窗34内，为进一步说明，将图5中的局部M的俯视图用图13展示，下保护软胶31中制作有四个空窗34，四个粘片胶点28位于这四个空窗34中；当然，空窗34和粘片胶点28的数量不限于四个，电子芯片20通过粘片胶点28固定在封装管壳10的底板11上，粘片胶点的材料为肖氏硬度在20～100的硅胶或环氧胶，可以隔离掉大部分由封装管壳10传递到电子芯片20的封装应力，粘片胶点28的直径为0.2～1毫米，高度为50～500微米，粘片胶点28的高度明显高于下保护软胶31的厚度，电子芯片20与下保护软胶31之间形成间隙47，在受到Z方向外力冲击时，粘片胶点28与下保护软胶31共同保护电子芯片20不与封装管壳10的底板11碰撞；电子芯片20的电信号通过金属线18传输到封装管壳的内焊盘17上，内焊盘17在封装管壳内部与外焊脚14之间有电连接。封装管壳10的两个侧面12内侧都覆盖有侧保护软胶32，侧保护软胶32与电子芯片20侧面的间隙37为0.05～0.15毫米，当有外界X或Y轴方向的机械冲击力时，侧保护软胶32保护电子芯片20不与封装管壳10的侧面11碰撞，由于位移很小，也不会拉断金属线18，侧保护软胶32的材料为肖氏硬度在20～100的硅胶或环氧胶，与粘片胶点28和上保护软胶33的材料可以相同，也可以不同，而且由于侧保护软胶32很软，即使电子芯片20与其发生碰撞，也不会发生损伤。

Claims (6)

1.一种同时具备低应力和抗高过载的电子器件，包括封装管壳、封装盖板和电子芯片，封装盖板通过焊料固定在封装管壳上，与封装管壳一起围成一个保护电子芯片的密封腔，电子芯片通过粘片胶点贴装在密封腔内，电子芯片的电信号通过金属线传输到封装管壳的内焊盘上，内焊盘与管壳外焊脚在封装管壳内部有电连接；其特征在于：所述粘片胶点与电子芯片的接触面积小于电子芯片底面积的20％，封装管壳的底板上覆盖有下保护软胶，封装管壳的两个侧面内侧都覆盖有侧保护软胶，侧保护软胶与电子芯片侧面的间隙为0.05～0.15毫米；封装盖板内表面覆盖有图形化的上保护软胶，上保护软胶与电子芯片上表面之间有间隙。
2.根据权利要求1所述的同时具备低应力和抗高过载的电子器件，其特征在于：粘片胶点的直径为0.2～1毫米，高度为50～500微米。
3.根据权利要求1或2所述的同时具备低应力和抗高过载的电子器件，其特征在于：下保护软胶、侧保护软胶、上保护软胶和粘片胶点的材料为肖氏硬度在20～100的硅胶或环氧胶。
4.根据权利要求3所述的同时具备低应力和抗高过载的电子器件，其特征在于：封装管壳底板全部被下保护软胶覆盖，电子芯片通过粘片胶点固定在下保护软胶上。
5.根据权利要求3所述的同时具备低应力和抗高过载的电子器件，其特征在于：所述的下保护软胶上具有空窗，粘片胶点位于空窗内，且粘片胶点的高度高于下保护软胶的厚度，电子芯片通过粘片胶点固定在封装管壳的底板上。
6.根据权利要求3所述的同时具备低应力和抗高过载的电子器件，其特征在于：上保护软胶的图形为点状或环状。
CN201821010930.5U 2018-06-28 2018-06-28 一种同时具备低应力和抗高过载的电子器件 Active CN208444828U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201821010930.5U CN208444828U (zh) 2018-06-28 2018-06-28 一种同时具备低应力和抗高过载的电子器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201821010930.5U CN208444828U (zh) 2018-06-28 2018-06-28 一种同时具备低应力和抗高过载的电子器件

Publications (1)

Publication Number Publication Date
CN208444828U true CN208444828U (zh) 2019-01-29

Family

ID=65087740

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201821010930.5U Active CN208444828U (zh) 2018-06-28 2018-06-28 一种同时具备低应力和抗高过载的电子器件

Country Status (1)

Country Link
CN (1) CN208444828U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108878376A (zh) * 2018-06-28 2018-11-23 安徽北方芯动联科微系统技术有限公司 一种同时具备低应力和抗高过载的电子器件及其封装方法
CN113371670A (zh) * 2021-05-19 2021-09-10 北京航天控制仪器研究所 一种mems加速度计的多级抗过载封装结构及方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108878376A (zh) * 2018-06-28 2018-11-23 安徽北方芯动联科微系统技术有限公司 一种同时具备低应力和抗高过载的电子器件及其封装方法
CN108878376B (zh) * 2018-06-28 2024-04-26 安徽芯动联科微系统股份有限公司 一种同时具备低应力和抗高过载的电子器件及其封装方法
CN113371670A (zh) * 2021-05-19 2021-09-10 北京航天控制仪器研究所 一种mems加速度计的多级抗过载封装结构及方法
CN113371670B (zh) * 2021-05-19 2024-05-03 北京航天控制仪器研究所 一种mems加速度计的多级抗过载封装结构及方法

Similar Documents

Publication Publication Date Title
US7571647B2 (en) Package structure for an acceleration sensor
CN103221332B (zh) 减小微机电系统上的应力的封装
US6621158B2 (en) Package for sealing an integrated circuit die
US7508064B2 (en) Package for sealing an integrated circuit die
CN108878376A (zh) 一种同时具备低应力和抗高过载的电子器件及其封装方法
CN208444828U (zh) 一种同时具备低应力和抗高过载的电子器件
US20120133042A1 (en) Mounting structure of chip and module using the same
CN103700635B (zh) 一种带腔体的芯片封装结构及其封装方法
EP2090873B1 (en) Integrated circuit package
JP2010164412A (ja) 加速度センサ装置および加速度センサ装置の製造方法
WO2007020701A1 (ja) 加速度センサ装置
CN106564852A (zh) 一种用于高冲击mems惯性传感器芯片的封装结构
US20160131678A1 (en) Transfer Mold Type Sensor Device
US8686547B1 (en) Stack die structure for stress reduction and facilitation of electromagnetic shielding
US11688727B2 (en) Electronic device
US11659664B2 (en) Electronic device
CN104914273A (zh) 用于检测三维方向加速度的传感器
CN101704497B (zh) Mems圆片级气密封装的单腐蚀槽结构及方法
US11776860B2 (en) Method of manufacturing electronic devices with a cap and molding
CN211770289U (zh) 惯性传感器的封装结构
CN211770286U (zh) 惯性传感器的封装结构
Yun et al. Stress isolation structures in MEMS gyroscope packages
JP6416704B2 (ja) 樹脂封止型センサ装置
CN114249293A (zh) 一种低应力六轴惯性传感器的封装结构及方法
CN116156719A (zh) 一种多芯片带金属壳框架模组结构

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 233042 Anhui province Bengbu City Choi Road No. 10

Patentee after: Anhui Xindong Lianke microsystem Co.,Ltd.

Address before: 233042 Anhui province Bengbu City Choi Road No. 10

Patentee before: ANHUI BEIFANG XINDONG LIANKE MICROSYSTEM TECHNOLOGY CO.,LTD.

CP01 Change in the name or title of a patent holder