CN208386546U - 一种伪卫星 - Google Patents

Abstract

本实用新型公开了一种伪卫星，其包括FPGA模块，以及与FPGA模块相连接的ARM系统、射频模块、光模块和存储模块；FPGA模块、ARM系统、光模块和射频模块均与电源模块相连接。本实用新型功能强大，可支持多个接收通道和多颗实时卫星数据，输出功率可调，可灵活配置和输出用户关心的数据信息，便于现场部署和设备管理，有效提高了伪卫星的使用范围与稳定性。

Description

一种伪卫星

技术领域

本实用新型涉及卫星通信领域，具体涉及一种伪卫星。

背景技术

伪卫星，即虚拟卫星，能够模拟真实环境中在轨导航卫星的状况，并据此提供相应的导航卫星信号，能够实现室内外无缝切换的定位导航技术。现有的伪卫星功能单一，设备难以小型化，传输数据效率低，难以满足日益增长的需求。

实用新型内容

针对现有技术中的上述不足，本实用新型提供的一种伪卫星解决了现有伪卫星功能单一的问题。

为了达到上述发明目的，本实用新型采用的技术方案为：

提供一种伪卫星，其包括FPGA模块，以及与FPGA模块相连接的ARM系统、射频模块、光模块和存储模块；FPGA模块、ARM系统、光模块和射频模块均与电源模块相连接；电源模块的主控芯片型号为TPS7A8901RTJR；FPGA模块的主控芯片型号为EP4CE55F484；射频模块的主控芯片型号为AD9361；ARM系统的主控型号为stm32f76xixt；光模块的型号为MXPD-033S。

本实用新型的有益效果为：本实用新型可以模拟真实环境中在轨导航导航卫星的运转情况，并据此提供相应的导航卫星信号，能够实现室内外无缝切换的定位导航技术。由于本实用新型模拟的是此刻实际在轨卫星运行轨迹，用户便可以(无需更换终端的情况下)直接使用手机或其他导航终端进行室内定位，本实用新型同时具备接收(通信)功能，可以通过串口输出解调后的数据信息(通信)。本实用新型可通过光纤接口与上级实现时钟同步和数据通信。

附图说明

图1为本实用新型的电路原理框图；

图2为三线接头J5的外围电路图；

图3为芯片U30的外围电路图；

图4为芯片U31的外围电路图；

图5为1.2V滤波电路图；

图6为2.5V滤波电路图；

图7为3.3V滤波电路图；

图8为元器件P1的第一部分外围电路图；

图9为元器件P1的第二部分外围电路图；

图10为元器件P1的第三部分外围电路图；

图11为元器件P1的第四部分外围电路图；

图12为元器件P1的第五部分外围电路图；

图13为元器件P1的第六部分外围电路图；

图14为元器件P1的第七部分外围电路图；

图15为元器件P1的第八部分外围电路图；

图16为芯片U32的第一部分外围电路图；

图17为芯片U32的第二部分外围电路图；

图18为芯片U32的第三部分外围电路图；

图19为芯片U32的第四部分外围电路图；

图20为芯片U5的外围电路图；

图21为LED1、LED2和LED3的电路图；

图22为芯片U6的第一部分外围电路图；

图23为芯片U6的第二部分外围电路图；

图24为芯片U6的第三部分外围电路图；

图25为芯片U25的外围电路图；

图26为芯片U25引脚16的外围电路图；

图27为芯片U26的外围电路图；

图28为芯片U26引脚16的外围电路图；

图29为选位开关的电路图；

图30为芯片U28的外围电路图；

图31为芯片U27的外围电路图。

具体实施方式

下面对本实用新型的具体实施方式进行描述，以便于本技术领域的技术人员理解本实用新型，但应该清楚，本实用新型不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本实用新型的精神和范围内，这些变化是显而易见的，一切利用本实用新型构思的发明创造均在保护之列。

如图1、图25、图26、图27和图28所示，该伪卫星包括FPGA模块，以及与FPGA模块相连接的ARM系统、射频模块、光模块和存储模块；FPGA模块、ARM系统、光模块和射频模块均与电源模块相连接；电源模块的主控芯片型号为TPS7A8901RTJR；FPGA模块的主控芯片型号为EP4CE55F484；射频模块的主控芯片型号为AD9361；ARM系统的主控型号为stm32f76xixt；光模块的型号为MXPD-033S；存储模块采用常规的存储器，其具体型号可以根据需求进行灵活选取。

如图2、图3、图4、图5、图6和图7所示，电源模块包括型号均为TPS7A8901RTJR的芯片U30和芯片U31；芯片U30的引脚1、引脚2、引脚20、引脚4、引脚5和引脚6相连接并与电容C42的一端、电容C43的一端、电容C47的一端、保险丝F1的一端和瞬态电压抑制二极管DN1的一端相连接；瞬态电压抑制二极管DN1的另一端分别连接三线插头J5的第一插头和第二插头并接地；保险丝F1的另一端连接三线插头J5的第三插头；电容C42的另一端分别连接电容C43的另一端和电容C47的另一端并接地；

芯片U30的引脚18接地并通过电容C194连接芯片U30的引脚19；芯片U30的引脚8接地并通过电容C195连接芯片U30的引脚7；芯片U30的引脚3、引脚13和引脚21均接地；芯片U30的引脚14分别连接芯片U30的引脚15、电阻R189的一端和电容C196的一端并作为3.3V电源输出端；电阻R189的另一端分别连接芯片U30的引脚16和电阻R190的一端，电阻R190的另一端连接电容C196的另一端并接地；芯片U30的引脚11分别连接芯片U30的引脚12、电阻R191的一端和电容C197的一端并作为2.5V电源的输出端；电阻R191的另一端分别连接芯片U30的引脚10和电阻R192的一端，电阻R192的另一端连接电容C197的另一端并接地；

芯片U31的引脚1分别连接芯片U30的引脚11、芯片U31的引脚2、芯片U31的引脚20和电容C44的一端；电容C44的另一端分别连接芯片U31的引脚18和电容C198的一端并接地，电容C198的另一端连接芯片U31的引脚19；芯片U31的引脚4分别连接芯片U30的引脚11、芯片U31的引脚5、芯片U31的引脚6和电容C45的一端，电容C45的另一端分别连接芯片U31的引脚8和电容C199的一端并接地，电容C199的另一端连接芯片U31的引脚7；芯片U31的引脚14分别连接芯片U31的引脚15、电阻R193的一端和电容C200的一端并作为1.3V电源的输出端；电阻R193的另一端分别连接芯片U31的引脚16和电阻R194的一端，电阻R194的另一端连接电容C200的另一端并接地；芯片U31的引脚11分别连接芯片U31的引脚12、电阻R195的一端和电容C201的一端并作为1.2V电源的输出端；电阻R195的另一端分别连接芯片U31的引脚10和电阻R196的一端，电阻R196的另一端连接芯片U201的另一端并接地；芯片U31的引脚3、引脚13和引脚21均接地。

如图8、图9、图10、图11、图12、图13、图14、图15、图20、图21和图29所示，FPGA模块包括型号为EP4CE55F484的元器件P1，元器件P1的引脚P1分别连接电阻R168的一端和电阻R188的一端，电阻R168的另一端连接电阻R167的一端，电阻R167的另一端分别连接元器件P1的引脚P2和电阻R187的一端，电阻R187的另一端和电阻R188的另一端均接地；元器件P1的引脚G12、引脚H11、引脚H15、引脚H9、引脚J10、引脚J11、引脚J12、引脚J13、引脚J14、引脚J16、引脚J8、引脚K14、引脚K15、引脚K8、引脚K9、引脚L14、引脚L16、引脚L7、引脚L9、引脚M14、引脚M15、引脚M8、引脚M9、引脚N14、引脚N9、引脚P10、引脚P11、引脚P12、引脚P13、引脚P14、引脚P15、引脚P9、引脚R10、引脚R12、引脚R8、引脚T13、引脚T7、引脚T9、引脚U6、引脚E17、引脚F6和引脚V17均与芯片U31的引脚11相连接；元器件P1的引脚V5、引脚V6、引脚V7、引脚V8、引脚W10、引脚W6、引脚W7、引脚W8、引脚Y10和引脚Y3分别连接选位开关；元器件P1的引脚U8通过电阻R256连接发光二极管LED1的负极，发光二极管LED1的正极连接芯片U30的引脚14；元器件P1的引脚U9通过电阻R255连接发光二极管LED2的负极，发光二极管LED2的正极连接芯片U30的引脚14；元器件P1的引脚V10通过电阻R137连接发光二极管LED3的负极，发光二极管LED3的正极连接芯片U30的引脚14；

元器件P1的引脚M18、引脚K5和引脚K6分别通过电阻R222、电阻R223和电阻R224与芯片U30的引脚14相连接；元器件P1的引脚M17、引脚L17、引脚K20和引脚L3均连接电阻R217的一端，电阻R217的另一端接地；元器件P1的引脚T2分别连接电阻R200的一端和电阻R198的一端；电阻R200的另一端连接电阻R199的一端，电阻R199的另一端分别连接元器件P1的引脚T1和电阻R197的一端，电阻R197的另一端和电阻R198的另一端均接地；

元器件P1的引脚D1连接型号为EPCS16的芯片U5的引脚5；芯片U5的引脚1连接元器件P1的引脚E2；芯片U5的引脚3连接芯片U30的引脚14；芯片U5的引脚4接地；芯片U5的引脚7分别连接芯片U5的引脚8、芯片U30的引脚14和接地电容C146；

元器件P1的引脚D4、引脚F4、引脚K4、引脚AB2、引脚W5、引脚W9、引脚W11、引脚A21、引脚D12、引脚D14、引脚D16、引脚A2、引脚D5、引脚D5、引脚D9和引脚D11均分别连接磁珠FB4的一端、电容C76的一端、电容C77的一端、电容C78的一端、电容C79的一端、电容C80的一端和电容C81的一端；电容C76的另一端、电容C77的另一端、电容C78的另一端、电容C79的另一端、电容C80的另一端和电容C81的另一端相连并接地；磁珠FB4的另一端连接芯片U30的引脚14；

元器件P1的引脚N4、引脚U4、引脚W4、引脚AB21、引脚W12、引脚W16、引脚W18、引脚P18、引脚V19、引脚Y19、引脚E19、引脚G19、引脚L19、引脚T6、引脚F18、引脚G6和引脚U18均分别连接磁珠FB3的一端、电容C89的一端、电容C90的一端、电容C91的一端、电容C92的一端、电容C93的一端电容C94的一端、电容C138的一端、电容C139的一端、电容C140的一端、电容C141的一端、电容C142的一端和电容C143的一端；电容C89的另一端、电容C90的另一端、电容C91的另一端、电容C92的另一端、电容C93的另一端电容C94的另一端、电容C138的另一端、电容C139的另一端、电容C140的另一端、电容C141的另一端、电容C142的另一端和电容C143的另一端相连并接地；磁珠FB3的另一端连接芯片U30的引脚11。

如图22、图23和图24所示，射频模块包括型号为AD9361的芯片U6，芯片U6的引脚G3分别连接电容C108的一端和电阻R96的一端，电容C108的另一端分别连接电容C109的一端、电容C110的一端和电容C111的一端并接地，电容C109的另一端连接电阻R96的另一端；电容C111的另一端连接电阻R97的一端，电阻R97的另一端分别连接电容C110的另一端和芯片U6的引脚A11；芯片U6的引脚J3分别连接电容C115的一端和电容C113的一端，电容C115的另一端分别连接电容C113的另一端、电容C112的一端、电容C114的一端、电容C119的一端、电容C117、电容C116的一端、电容C118的一端、电容C120的一端、电容C121的一端、电容C122的一端、电容C123的一端、电容C125的一端和电容C124的一端并接地；电容C112的另一端分别连接电容C114的另一端和芯片U6的引脚K3；电容C119的另一端分别连接电容C117的另一端、芯片U6的引脚F2和芯片U6的引脚E2；电容C116的另一端分别连接电容C118的另一端、芯片U6的引脚B10和芯片U6的引脚B9；电容C120的另一端分别连接电容C121的另一端、芯片U6的引脚E3、芯片U6的引脚D2和芯片U6的引脚D3；电容C122的另一端分别连接电容C123的另一端和芯片U6的引脚F12；电容C125的另一端分别连接电容C124的另一端和芯片U6的引脚K4；芯片U6的引脚H12分别连接电容C168的一端、电容C169的一端和磁珠FB8的一端，磁珠FB8的另一端分别连接电容C187的一端和芯片U30的引脚11；电容C168的另一端分别连接电容C169的另一端、电容C187的另一端、电容C188的一端、电容C171的一端和电容C170的一端并接地；电容C188的另一端分别连接磁珠FB9的一端和芯片U30的引脚14；磁珠FB9的另一端分别连接电容C171的另一端、电容C170的另一端和芯片U6的引脚B8；

芯片U6的引脚M10分别连接电容C153的一端、电容C154的一端和芯片U31的引脚14；电容C153的另一端分别连接电容C154的另一端、电容C156的一端、电容C155的一端、电容C157的一端、电容C158的一端、芯片U6的引脚A2、引脚A1、引脚J1、引脚E1、引脚F1、引脚K1、引脚L1、引脚C1和引脚D1并接地；电容C155的另一端分别连接电容C156的另一端、芯片U6的引脚A8和引脚A7；电容C157的另一端分别连接电容C158的另一端、芯片U6的引脚A10、引脚A9和引脚M9；

芯片U6的引脚K5通过电阻R105连接芯片U30的引脚11；芯片U6的引脚L5连接电容C147的一端，电容C147的另一端分别连接电阻R95的一端、芯片U6的引脚H1和引脚C4并接地；电阻R95的另一端连接芯片U6的引脚L4；

芯片U6的引脚M7分别连接电感L2的一端和电容C12的一端，电容C12的另一端连接型号为TC1-1-13M+的芯片U27的引脚4；电感L2的另一端分别连接电感L1的一端、接地电容C15、接地电容C16和芯片U31的引脚14；电感L1的另一端分别连接芯片U6的引脚M2和电容C13；电容C13的另一端连接芯片U27的引脚6；芯片U27的引脚1通过电容C148分别连接电阻R113的一端和电阻R114的一端，电阻R114的另一端分别连接芯片U27的引脚3、电阻R115的一端、型号为TA0295A的芯片U29的引脚A并接地；电阻R113的另一端分别连接电阻R115的另一端和电容C167的一端，电容C167的另一端连接芯片U29的引脚B；芯片U29的引脚C分别连接电容C150的一端、电容C151的一端和电容C152的一端并接地；芯片U29的引脚D通过电容C149连接电感L3的一端，电感L3的另一端分别连接电容C151的另一端和磁珠FB6的一端，磁珠FB6的另一端分别连接电容C150的另一端、电容C152的另一端和芯片U30的引脚14；

芯片U6的引脚B7连接元器件P1的引脚B18；芯片U6的引脚B6连接元器件P1的引脚A17；芯片U6的引脚B5连接元器件P1的引脚B17；芯片U6的引脚B4连接元器件P1的引脚E14；芯片U6的引脚C5连接元器件P1的引脚T15；芯片U6的引脚D4连接元器件P1的引脚AA17；芯片U6的引脚C6连接元器件P1的引脚U12；芯片U6的引脚E4连接元器件P1的引脚AA20；芯片U6的引脚D6连接元器件P1的引脚U13；芯片U6的引脚E5连接元器件P1的引脚AB13；芯片U6的引脚D5连接元器件P1的引脚U14；芯片U6的引脚E6连接元器件P1的引脚AB14；芯片U6的引脚F6连接元器件P1的引脚AB15；芯片U6的引脚F5连接元器件P1的引脚AB16；芯片U6的引脚F4连接元器件P1的引脚AB18；芯片U6的引脚G4连接元器件P1的引脚AB20；

芯片U6的引脚J5、引脚K6、引脚J4和引脚L6分别对应连接元器件P1的引脚R15、引脚U16、引脚U17和引脚V13；芯片U6的引脚J6、引脚K5、引脚G5、引脚H5、引脚H4和引脚G6分别对应连接元器件P1的引脚V16、引脚R14、引脚T14、引脚U15、引脚V15和引脚V14。

如图16、图17、图18和图19所示，ARM系统包括型号为stm32f76xixt的芯片U32；芯片U32的引脚6和引脚114均连接芯片U30的引脚14；芯片U32的引脚38分别连接电阻R6的一端、型号为TL431-SOT23-3P的芯片U2的引脚1和引脚2；芯片U2的引脚3接地；电阻R6的另一端连接芯片U30的引脚14；芯片U32的引脚94、引脚52、引脚93和引脚95分别对应连接元器件P1的引脚C7、引脚B6、引脚C4和引脚C8；芯片U32的引脚50分别连接电阻R245的一端和电容C203的一端，电阻R245的另一端分别连接电容C203的另一端和元器件P1的引脚B12；

芯片U32的引脚150、引脚165、引脚147、引脚146、引脚151和引脚28分别对应连接元器件P1的引脚B20、引脚E16、引脚E12、引脚E13、引脚F16和引脚A20。

在本实用新型的一个实施例中，每个伪卫星之间可以通过光纤的方式进行级联，实现传输同步的时钟数据，通过管理终端提供统一的时钟以及传输必要的数据，可以组成一套完整的虚拟卫星室内定位导航系统。芯片U6的引脚M1和M2外还设置有如图30所示的电路图；芯片U6的引脚M7和M8外还设置有如图31所示的电路图，两个电路图中均设置有型号为TC1-1-13M+的芯片，该芯片可以为芯片U6提供变压。

本实用新型可由外部输入用户位置、时间信息以及星历参数，可以根据输入信息计算并输出对应的导航信号；本伪卫星可输出多达8颗实时导航卫星的射频信号，输出载波为GPS L1频段(1575.42MHz)，8路输出RF信号功率可调，最大输出功率为8dbm；本伪卫星可支持多达10个接收通道收发的RF信号频率可调，范围为70MHz-6GHz，带宽<56MHz。本伪卫星还可进行串口加载、配置和输出用户关心的数据信息(如通信数据信息等)。以上数据均为硬件的规则所能控制，具体的需求本领域的技术人员可根据其掌握的常规技术手段来实现。本实用新型的电源接口可以采用圆孔的DC-005，射频收发接口可以采用SMA；配置输出串口接口可以采用3线TTL插针，光纤接口可以采用LC接口。本实用新型的性能指标可以达到：

(1)输出信号中心频率：1575.42MHz；

(2)输出信号带宽(1dB)：大于±2.048MHz；

(3)输出信号波束宽度：大于±75°；

(4)输出信号功率(波束中心点)：-65dBm±5dB；

(5)不同虚拟卫星输出功率一致性：小于±0.5dB；

(6)射频输出功率≤8dbm；

(7)接收解调灵敏度：-140dbm；跟踪灵敏度：-153dbm。

综上所述，本实用新型功能强大，可支持多个接收通道和多颗实时卫星数据，输出功率可调，可进行串口加载、配置和输出用户关心的数据信息，便于用户的二次开发与使用，有效提高了伪卫星的使用范围与稳定性。

Claims (5)

1.一种伪卫星，其特征在于：包括FPGA模块，以及与所述FPGA模块相连接的ARM系统、射频模块、光模块和存储模块；所述FPGA模块、ARM系统、光模块和射频模块均与电源模块相连接；所述电源模块的主控芯片型号为TPS7A8901RTJR；所述FPGA模块的主控芯片型号为EP4CE55F484；所述射频模块的主控芯片型号为AD9361；所述ARM系统的主控型号为stm32f76xixt；所述光模块的型号为MXPD-033S。

2.根据权利要求1所述的伪卫星，其特征在于：所述电源模块包括型号均为TPS7A8901RTJR的芯片U30和芯片U31；所述芯片U30的引脚1、引脚2、引脚20、引脚4、引脚5和引脚6相连接并与电容C42的一端、电容C43的一端、电容C47的一端、保险丝F1的一端和瞬态电压抑制二极管DN1的一端相连接；所述瞬态电压抑制二极管DN1的另一端分别连接三线插头J5的第一插头和第二插头并接地；所述保险丝F1的另一端连接所述三线插头J5的第三插头；所述电容C42的另一端分别连接电容C43的另一端和电容C47的另一端并接地；

所述芯片U30的引脚18接地并通过电容C194连接芯片U30的引脚19；所述芯片U30的引脚8接地并通过电容C195连接芯片U30的引脚7；所述芯片U30的引脚3、引脚13和引脚21均接地；所述芯片U30的引脚14分别连接芯片U30的引脚15、电阻R189的一端和电容C196的一端并作为3.3V电源输出端；所述电阻R189的另一端分别连接芯片U30的引脚16和电阻R190的一端，所述电阻R190的另一端连接所述电容C196的另一端并接地；所述芯片U30的引脚11分别连接芯片U30的引脚12、电阻R191的一端和电容C197的一端并作为2.5V电源的输出端；所述电阻R191的另一端分别连接芯片U30的引脚10和电阻R192的一端，所述电阻R192的另一端连接所述电容C197的另一端并接地；

所述芯片U31的引脚1分别连接芯片U30的引脚11、芯片U31的引脚2、芯片U31的引脚20和电容C44的一端；所述电容C44的另一端分别连接芯片U31的引脚18和电容C198的一端并接地，所述电容C198的另一端连接芯片U31的引脚19；所述芯片U31的引脚4分别连接芯片U30的引脚11、芯片U31的引脚5、芯片U31的引脚6和电容C45的一端，所述电容C45的另一端分别连接芯片U31的引脚8和电容C199的一端并接地，所述电容C199的另一端连接芯片U31的引脚7；所述芯片U31的引脚14分别连接芯片U31的引脚15、电阻R193的一端和电容C200的一端并作为1.3V电源的输出端；所述电阻R193的另一端分别连接芯片U31的引脚16和电阻R194的一端，所述电阻R194的另一端连接所述电容C200的另一端并接地；所述芯片U31的引脚11分别连接芯片U31的引脚12、电阻R195的一端和电容C201的一端并作为1.2V电源的输出端；所述电阻R195的另一端分别连接芯片U31的引脚10和电阻R196的一端，所述电阻R196的另一端连接所述芯片U201的另一端并接地；所述芯片U31的引脚3、引脚13和引脚21均接地。

3.根据权利要求2所述的伪卫星，其特征在于：所述FPGA模块包括型号为EP4CE55F484的元器件P1，所述元器件P1的引脚P1分别连接电阻R168的一端和电阻R188的一端，所述电阻R168的另一端连接电阻R167的一端，所述电阻R167的另一端分别连接元器件P1的引脚P2和电阻R187的一端，所述电阻R187的另一端和电阻R188的另一端均接地；所述元器件P1的引脚G12、引脚H11、引脚H15、引脚H9、引脚J10、引脚J11、引脚J12、引脚J13、引脚J14、引脚J16、引脚J8、引脚K14、引脚K15、引脚K8、引脚K9、引脚L14、引脚L16、引脚L7、引脚L9、引脚M14、引脚M15、引脚M8、引脚M9、引脚N14、引脚N9、引脚P10、引脚P11、引脚P12、引脚P13、引脚P14、引脚P15、引脚P9、引脚R10、引脚R12、引脚R8、引脚T13、引脚T7、引脚T9、引脚U6、引脚E17、引脚F6和引脚V17均与芯片U31的引脚11相连接；元器件P1的引脚V5、引脚V6、引脚V7、引脚V8、引脚W10、引脚W6、引脚W7、引脚W8、引脚Y10和引脚Y3分别连接选位开关；所述元器件P1的引脚U8通过电阻R256连接发光二极管LED1的负极，所述发光二极管LED1的正极连接芯片U30的引脚14；所述元器件P1的引脚U9通过电阻R255连接发光二极管LED2的负极，所述发光二极管LED2的正极连接芯片U30的引脚14；所述元器件P1的引脚V10通过电阻R137连接发光二极管LED3的负极，所述发光二极管LED3的正极连接芯片U30的引脚14；

所述元器件P1的引脚M18、引脚K5和引脚K6分别通过电阻R222、电阻R223和电阻R224与芯片U30的引脚14相连接；所述元器件P1的引脚M17、引脚L17、引脚K20和引脚L3均连接电阻R217的一端，所述电阻R217的另一端接地；所述元器件P1的引脚T2分别连接电阻R200的一端和电阻R198的一端；所述电阻R200的另一端连接电阻R199的一端，所述电阻R199的另一端分别连接元器件P1的引脚T1和电阻R197的一端，所述电阻R197的另一端和电阻R198的另一端均接地；

所述元器件P1的引脚D1连接型号为EPCS16的芯片U5的引脚5；所述芯片U5的引脚1连接元器件P1的引脚E2；所述芯片U5的引脚3连接芯片U30的引脚14；所述芯片U5的引脚4接地；所述芯片U5的引脚7分别连接芯片U5的引脚8、芯片U30的引脚14和接地电容C146；

所述元器件P1的引脚D4、引脚F4、引脚K4、引脚AB2、引脚W5、引脚W9、引脚W11、引脚A21、引脚D12、引脚D14、引脚D16、引脚A2、引脚D5、引脚D5、引脚D9和引脚D11均分别连接磁珠FB4的一端、电容C76的一端、电容C77的一端、电容C78的一端、电容C79的一端、电容C80的一端和电容C81的一端；所述电容C76的另一端、电容C77的另一端、电容C78的另一端、电容C79的另一端、电容C80的另一端和电容C81的另一端相连并接地；所述磁珠FB4的另一端连接芯片U30的引脚14；

所述元器件P1的引脚N4、引脚U4、引脚W4、引脚AB21、引脚W12、引脚W16、引脚W18、引脚P18、引脚V19、引脚Y19、引脚E19、引脚G19、引脚L19、引脚T6、引脚F18、引脚G6和引脚U18均分别连接磁珠FB3的一端、电容C89的一端、电容C90的一端、电容C91的一端、电容C92的一端、电容C93的一端电容C94的一端、电容C138的一端、电容C139的一端、电容C140的一端、电容C141的一端、电容C142的一端和电容C143的一端；所述电容C89的另一端、电容C90的另一端、电容C91的另一端、电容C92的另一端、电容C93的另一端电容C94的另一端、电容C138的另一端、电容C139的另一端、电容C140的另一端、电容C141的另一端、电容C142的另一端和电容C143的另一端相连并接地；所述磁珠FB3的另一端连接芯片U30的引脚11。

4.根据权利要求3所述的伪卫星，其特征在于：所述射频模块包括型号为AD9361的芯片U6，所述芯片U6的引脚G3分别连接电容C108的一端和电阻R96的一端，所述电容C108的另一端分别连接电容C109的一端、电容C110的一端和电容C111的一端并接地，所述电容C109的另一端连接电阻R96的另一端；所述电容C111的另一端连接电阻R97的一端，所述电阻R97的另一端分别连接电容C110的另一端和芯片U6的引脚A11；所述芯片U6的引脚J3分别连接电容C115的一端和电容C113的一端，所述电容C115的另一端分别连接电容C113的另一端、电容C112的一端、电容C114的一端、电容C119的一端、电容C117、电容C116的一端、电容C118的一端、电容C120的一端、电容C121的一端、电容C122的一端、电容C123的一端、电容C125的一端和电容C124的一端并接地；所述电容C112的另一端分别连接电容C114的另一端和芯片U6的引脚K3；所述电容C119的另一端分别连接电容C117的另一端、芯片U6的引脚F2和芯片U6的引脚E2；所述电容C116的另一端分别连接电容C118的另一端、芯片U6的引脚B10和芯片U6的引脚B9；所述电容C120的另一端分别连接电容C121的另一端、芯片U6的引脚E3、芯片U6的引脚D2和芯片U6的引脚D3；所述电容C122的另一端分别连接电容C123的另一端和芯片U6的引脚F12；所述电容C125的另一端分别连接电容C124的另一端和芯片U6的引脚K4；所述芯片U6的引脚H12分别连接电容C168的一端、电容C169的一端和磁珠FB8的一端，所述磁珠FB8的另一端分别连接电容C187的一端和芯片U30的引脚11；所述电容C168的另一端分别连接电容C169的另一端、电容C187的另一端、电容C188的一端、电容C171的一端和电容C170的一端并接地；所述电容C188的另一端分别连接磁珠FB9的一端和芯片U30的引脚14；所述磁珠FB9的另一端分别连接电容C171的另一端、电容C170的另一端和芯片U6的引脚B8；

所述芯片U6的引脚M10分别连接电容C153的一端、电容C154的一端和芯片U31的引脚14；所述电容C153的另一端分别连接电容C154的另一端、电容C156的一端、电容C155的一端、电容C157的一端、电容C158的一端、芯片U6的引脚A2、引脚A1、引脚J1、引脚E1、引脚F1、引脚K1、引脚L1、引脚C1和引脚D1并接地；所述电容C155的另一端分别连接电容C156的另一端、芯片U6的引脚A8和引脚A7；所述电容C157的另一端分别连接电容C158的另一端、芯片U6的引脚A10、引脚A9和引脚M9；

所述芯片U6的引脚K5通过电阻R105连接芯片U30的引脚11；所述芯片U6的引脚L5连接电容C147的一端，所述电容C147的另一端分别连接电阻R95的一端、芯片U6的引脚H1和引脚C4并接地；所述电阻R95的另一端连接芯片U6的引脚L4；

所述芯片U6的引脚M7分别连接电感L2的一端和电容C12的一端，所述电容C12的另一端连接型号为TC1-1-13M+的芯片U27的引脚4；所述电感L2的另一端分别连接电感L1的一端、接地电容C15、接地电容C16和芯片U31的引脚14；所述电感L1的另一端分别连接芯片U6的引脚M2和电容C13；所述电容C13的另一端连接芯片U27的引脚6；所述芯片U27的引脚1通过电容C148分别连接电阻R113的一端和电阻R114的一端，所述电阻R114的另一端分别连接芯片U27的引脚3、电阻R115的一端、型号为TA0295A的芯片U29的引脚A并接地；所述电阻R113的另一端分别连接电阻R115的另一端和电容C167的一端，所述电容C167的另一端连接芯片U29的引脚B；所述芯片U29的引脚C分别连接电容C150的一端、电容C151的一端和电容C152的一端并接地；所述芯片U29的引脚D通过电容C149连接电感L3的一端，所述电感L3的另一端分别连接电容C151的另一端和磁珠FB6的一端，所述磁珠FB6的另一端分别连接电容C150的另一端、电容C152的另一端和芯片U30的引脚14；

所述芯片U6的引脚B7连接元器件P1的引脚B18；所述芯片U6的引脚B6连接元器件P1的引脚A17；所述芯片U6的引脚B5连接元器件P1的引脚B17；所述芯片U6的引脚B4连接元器件P1的引脚E14；所述芯片U6的引脚C5连接元器件P1的引脚T15；所述芯片U6的引脚D4连接元器件P1的引脚AA17；所述芯片U6的引脚C6连接元器件P1的引脚U12；所述芯片U6的引脚E4连接元器件P1的引脚AA20；所述芯片U6的引脚D6连接元器件P1的引脚U13；所述芯片U6的引脚E5连接元器件P1的引脚AB13；所述芯片U6的引脚D5连接元器件P1的引脚U14；所述芯片U6的引脚E6连接元器件P1的引脚AB14；所述芯片U6的引脚F6连接元器件P1的引脚AB15；所述芯片U6的引脚F5连接元器件P1的引脚AB16；所述芯片U6的引脚F4连接元器件P1的引脚AB18；所述芯片U6的引脚G4连接元器件P1的引脚AB20；

所述芯片U6的引脚J5、引脚K6、引脚J4和引脚L6分别对应连接元器件P1的引脚R15、引脚U16、引脚U17和引脚V13；所述芯片U6的引脚J6、引脚K5、引脚G5、引脚H5、引脚H4和引脚G6分别对应连接元器件P1的引脚V16、引脚R14、引脚T14、引脚U15、引脚V15和引脚V14。

5.根据权利要求4所述的伪卫星，其特征在于：所述ARM系统包括型号为stm32f76xixt的芯片U32；所述芯片U32的引脚6和引脚114均连接芯片U30的引脚14；所述芯片U32的引脚38分别连接电阻R6的一端、型号为TL431-SOT23-3P的芯片U2的引脚1和引脚2；所述芯片U2的引脚3接地；所述电阻R6的另一端连接芯片U30的引脚14；所述芯片U32的引脚94、引脚52、引脚93和引脚95分别对应连接元器件P1的引脚C7、引脚B6、引脚C4和引脚C8；所述芯片U32的引脚50分别连接电阻R245的一端和电容C203的一端，所述电阻R245的另一端分别连接电容C203的另一端和元器件P1的引脚B12；

所述芯片U32的引脚150、引脚165、引脚147、引脚146、引脚151和引脚28分别对应连接元器件P1的引脚B20、引脚E16、引脚E12、引脚E13、引脚F16和引脚A20。