CN207995049U - 一种基于fpga的脉冲信号发生器 - Google Patents
一种基于fpga的脉冲信号发生器 Download PDFInfo
- Publication number
- CN207995049U CN207995049U CN201820050553.1U CN201820050553U CN207995049U CN 207995049 U CN207995049 U CN 207995049U CN 201820050553 U CN201820050553 U CN 201820050553U CN 207995049 U CN207995049 U CN 207995049U
- Authority
- CN
- China
- Prior art keywords
- gate
- output end
- capacitance
- pulse signal
- numerical control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
本实用新型公开了一种基于FPGA的脉冲信号发生器，它包括FPGA处理器单元、第一电阻R1、第二电阻R2和电容C；第一电阻R1与和第二电阻R2串联连接，连接电节点记为电节点A；电节点A还与电容C的一端相连接，电容C的另一端接地；第一或非门的第一输入端与数控分频器的输出端相连接，第一或非门的第二输入端与电节点A相连接第二或非门的第一输入端与数控分频器的输出端相连接，第二或非门的第二输入端与所述第一或非门的输出端相连接，第二或非门的输出端为脉冲信号发生器的输出端。本实用新型具有不依赖软件算法，并且系统稳定性和控制灵活性都较高的优点。
Description
技术领域
本实用新型涉及一种脉冲发生器，具体是一种利用利用FPGA芯片和少量分立元件实现的脉冲发生器，属于电子技术领域。
背景技术
在高压绝缘监测、激光技术、微波技术和各类利用电脉冲实现的检测中都会广泛使用到脉冲发生技术，特别是脉冲宽度较小的窄脉冲信号的发生具有广泛的应用。
例如在使用低压脉冲反射法测量电缆长度时(它的基本原理是向被测电缆发射一个低压脉冲，当脉冲信号遇到故障点时会反射一个脉冲信号，通过计算发射脉冲与反射脉的往返时间差，再结合脉冲在特定电缆中传播的波速度，便可计算出测试点与故障点之间的粗略距离，实现故障断点的初步定位)，发射脉冲应当具有适合的脉冲宽度t，如果发射脉冲的脉冲宽度t大于低压电脉冲在被测电缆中的往返时间(也即是在t时间内反射波已经到达发出发射波的测试点位置)那么发射波将与反射波重叠，无法区分出来，单片机等智能处理器便无法进行检测定位，出现了测量盲区，具体的，如果脉冲宽度t为0.5μs，而假设低压脉冲信号在电缆中的传播速度为160m/μs，那么测量盲区就是40m，低压脉冲信号只需要0.5μs即可在被测电缆中跑一个来回，反射波到达测试点，两个脉冲信号重叠在一起，测试无法得出结果。
为了得到脉冲宽度较小的窄脉冲信号比较常见的方法是：一是采用纯数字技术来产生窄脉冲信号；另一种是基于高速开关的半导体器件，通过这些器件的导通与截止状态来控制电容的充放电产生窄脉冲信号。
但是利用纯数字技术产生窄脉冲信号需要依靠复杂算法，具有较高的软件实现成本。而单纯利用高速开关的半导体器件控制电容充放电技术则存在使用元件数量多，完全由各种分立器件组成的电路系统相对数字系统稳定性和控制灵活性较差的缺点。
实用新型内容
针对现有技术存在的上述不足，本实用新型的目的是：提供一种不依赖软件算法，并且系统稳定性和控制灵活性都较高的基于FPGA的窄脉冲信号发生器。
为了实现上述目的，本实用新型采用了以下的技术方案。
一种基于FPGA的脉冲信号发生器，其特征在于：它包括FPGA处理器单元、第一电阻R1、第二电阻R2和电容C；
所述FPGA处理器单元主要由数控分频器、第一或非门和第二或非门组成；所述第一或非门为双输入或非门，第二或非门为双输入或非门；
第一电阻R1与和第二电阻R2串联连接，连接电节点记为电节点A；第一电阻R1的另一端与所述数控分频器的输出端相连接，数控分频器的输入端与时钟电路的输出相连接；第二电阻R2的另一端接地；
电节点A还与电容C的一端相连接，电容C的另一端接地；所述第一或非门的第一输入端与数控分频器的输出端相连接，第一或非门的第二输入端与电节点A相连接；所述第二或非门的第一输入端与数控分频器的输出端相连接，第二或非门的第二输入端与所述第一或非门的输出端相连接，第二或非门的输出端为脉冲信号发生器的输出端。
进一步的，所述第一电阻R1的阻值为1MΩ，所述第二电阻R2的阻值为10Ω。
更进一步的，所述电容C的容值为1nF或者10nF。
相比现有技术，本实用新型具有如下优点：本实用新型中，利用FPGA芯片中的数控分频器输出的方波信号为信号处理对象，并且将两个控制用或非门也一并集成到FPGA芯片中，利用这一简单而可靠的电路结构对电容的充放电进行控制，实现了脉冲宽度为纳秒级的窄脉冲信号发生，相比现有技术中纯数字方式实现窄脉冲发生的方法相比，不依赖、不需要任何软件算法，设计简单；本实用新型中控制电路都集成在FPGA中，众所周知FPGA是逻辑功能强大的大规模数字集成电路，其工作速度与工作稳定性等方面的性能都很强大，因此，相比现有技术中利用高速开关等分立元件对电容进行控制的方式，本实用新型具有工作稳定性高的优点。
附图说明
图1为本实用新型电路结构图；
具体实施方式
下面结合附图和具体实施方式对本实用新型作进一步详细说明。
如图1所示，一种基于FPGA的脉冲信号发生器，它由FPGA处理器芯片和三个分立元件组成：第一电阻R1、第二电阻R2、电容C；
FPGA是典型的半定制大规模数字集成电路。其中FPGA所依赖的基本实现万能逻辑的方式为查找表结构，对于用户来说并不需要关注芯片底层以何种方式实现万能数字逻辑，其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应电路网表结构以及下载目标文件，通过下载电缆将下载目标文件传送到目标芯片中，实现设计的数字系统。
本实用新型中，采用原理图方式设计FPGA处理器单元内部的电路结构：主要由数控分频器、第一或非门和第二或非门组成。数控分频器可以调用74292模块实现，该模块的数控分频端配置很简单：分频系数H＝2N，其中N是E至A五个端口上数据的组合为五位二进制数换算为十进制数得到的值。当然FPGA外围还必须配备必须的时钟电路、复位电路等常规单元。
三个分立元件的参数是：第一电阻R1的阻值为1MΩ，第二电阻R2的阻值为10Ω，电容C的容值为：1nF或者10nF。
电路连接关系如下：第一电阻R1与和第二电阻R2串联连接，连接电节点记为电节点A；第一电阻R1的另一端与数控分频器的输出端相连接(当然这必须是通过FPGA芯片的输入输出口管脚来实现的连接，在FPGA设计中可以通过一种“配置绑定”的方式将数控分频器的输出端与FPGA的一个IO管脚连接起来，在电路板设计时，该IO管脚通过布线与第一电阻R1的另一端相连接)，数控分频器的输入端与时钟电路的输出相连接；第二电阻R2的另一端接地；
电节点A还与电容C的一端相连接，电容C的另一端接地；第一或非门的第一输入端与数控分频器的输出端相连接，第一或非门的第二输入端与电节点A相连接；第二或非门的第一输入端与数控分频器的输出端相连接，第二或非门的第二输入端与所述第一或非门的输出端相连接，第二或非门的输出端为脉冲信号发生器的输出端，当然脉冲信号输出端应当与FPGA芯片的一个输如输出口管脚相连接。
其具体工作原理如下：设置在CPLD控制器内部的数控数控分频器将时钟电路的输出信号进行分频得到需要频率的方波信号，作为处理对象信号；当数控分频器输出的方波信号处于高电平期间时(高电平会维持0.001秒)电节点A也将处于高电平(第二电阻R2的阻值很大，因此可以电节点A的电压值将接近于数控分频器输出端电压值，当然这期间会给电容C进行充电)，同时根据或非门的逻辑特点可知，第一或非门将输出低电平，第二或非门也将输出低电平；但是当数控分频器输出的方波信号从高电平降低到低电平瞬间，由于第一电阻R1的阻值远大于第二电阻R2的阻值，因此电容C将通过第一电阻R1放电(在此放电过程中，电节点A从高电平降低到低电平)，同时需要注意的是在此电容C过程中数控分频器的输出端信号时钟保持的是低电平，因此，可以知道：当数控分频器输出为低电平，并且电节点A为高电平时，第一或非门输出为低电平，第二或非门输出必然为高电平(第二或非门两个输入都是低电平，取或后为低电平，再取非，便为高电平)；当数控分频器输出为低电平，并且电节点A为低电平时，显然第二或非门的输出为低电平。综上，在电容C放电过程中，第二或非门也即是第一脉冲发射单元的输出端必然会从高电平降低为低电平，出现一个正脉冲，并且这个脉冲的宽度即是电容C的放电时间，容易知道的是，放电时间即是第二电阻R2的阻值与电容C的容值的乘积，例如第二电阻R2的阻值为10Ω，电容C的容值为1nF，那么放电时间即是10ns，电容C的容值为10nF，那么放电时间即是100ns。因此本实用新型的能够很容易的输出脉宽很窄的单脉冲信号。
由背景技术所阐述的应用原理可知，这样窄的脉冲在利用脉冲反射法实现电缆长度检测等应用领域可以起到良好的降低测量盲区作用。
最后说明的是，以上实施例仅用以说明本实用新型的技术方案而非限制，尽管参照较佳实施例对本实用新型进行了详细说明，本领域的普通技术人员应当理解，可以对本实用新型的技术方案进行修改或者等同替换，而不脱离本实用新型技术方案的宗旨和范围，其均应涵盖在本实用新型的权利要求范围当中。
Claims (3)
1.一种基于FPGA的脉冲信号发生器，其特征在于：它包括FPGA处理器单元、第一电阻R1、第二电阻R2和电容C；
所述FPGA处理器单元主要由数控分频器、第一或非门和第二或非门组成；所述第一或非门为双输入或非门，第二或非门为双输入或非门；
第一电阻R1与和第二电阻R2串联连接，连接电节点记为电节点A；第一电阻R1的另一端与所述数控分频器的输出端相连接，数控分频器的输入端与时钟电路的输出相连接；第二电阻R2的另一端接地；
电节点A还与电容C的一端相连接，电容C的另一端接地；所述第一或非门的第一输入端与数控分频器的输出端相连接，第一或非门的第二输入端与电节点A相连接；所述第二或非门的第一输入端与数控分频器的输出端相连接，第二或非门的第二输入端与所述第一或非门的输出端相连接，第二或非门的输出端为脉冲信号发生器的输出端。
2.根据权利要求1所述的一种基于FPGA的脉冲信号发生器，其特征在于：所述第一电阻R1的阻值为1MΩ，所述第二电阻R2的阻值为10Ω。
3.根据权利要求1或者2所述的一种基于FPGA的脉冲信号发生器，其特征在于：所述电容C的容值为1nF或者10nF。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201820050553.1U CN207995049U (zh) | 2018-01-11 | 2018-01-11 | 一种基于fpga的脉冲信号发生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201820050553.1U CN207995049U (zh) | 2018-01-11 | 2018-01-11 | 一种基于fpga的脉冲信号发生器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN207995049U true CN207995049U (zh) | 2018-10-19 |
Family
ID=63820188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201820050553.1U Expired - Fee Related CN207995049U (zh) | 2018-01-11 | 2018-01-11 | 一种基于fpga的脉冲信号发生器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN207995049U (zh) |
-
2018
- 2018-01-11 CN CN201820050553.1U patent/CN207995049U/zh not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102495565B (zh) | 一种相控阵雷达天线波束控制装置 | |
| CN109709474B (zh) | 一种射频混合信号集成电路测试系统与测试方法 | |
| CN106018941B (zh) | 一种基于压频转换技术的脉冲高压测量平台 | |
| CN102565768B (zh) | 基于声表面波延迟线的无线电高度信号模拟器组件 | |
| CN101413973B (zh) | 一种线路板特性阻抗测试系统和方法 | |
| CN207717914U (zh) | 一种基于低压脉冲反射法的电缆断点定位检测系统 | |
| CN105652685A (zh) | 一种动态模拟实验用功能模拟装置 | |
| CN201859177U (zh) | 继电保护装置中的低频交流信号测量模块 | |
| CN100422885C (zh) | 高速智能工业数据采集控制器 | |
| CN103954946A (zh) | 一种tr组件调试仪 | |
| CN207995049U (zh) | 一种基于fpga的脉冲信号发生器 | |
| CN207488440U (zh) | 脉冲发生电路及功率管测试装置 | |
| CN205265642U (zh) | 一种具有防误触发功能的触发电路 | |
| CN107240426B (zh) | 一种用于核电厂反应堆冷却剂泵转速处理的装置 | |
| CN207717915U (zh) | 一种cpld电缆断点定位电路 | |
| CN1767390A (zh) | 一种多路时钟检测装置 | |
| CN103994713A (zh) | 一种新型线缆长度测量方法 | |
| CN211698157U (zh) | 一种航空电缆间歇性故障模拟装置 | |
| CN104135183B (zh) | 一种用于高压脉冲电源的双路输出脉冲发生器 | |
| CN107861046A (zh) | 一种基于tdr技术的电路板短路点测量设备及方法 | |
| CN108549014B (zh) | 一种直流电气开关安全检测装置 | |
| CN207123754U (zh) | 一种测试开关量采集实时性的装置 | |
| CN203218868U (zh) | 一种igbt的过流分级保护电路 | |
| CN206683730U (zh) | 一种超声波流量计信噪比检测报警模块 | |
| CN211979072U (zh) | 具有高频信号传输线的pcb板及电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20181019 Termination date: 20200111 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |