CN207992366U - 一种检测电路及检测设备 - Google Patents

Abstract

本实用新型公开了一种检测电路及检测设备，基于芯片中的ESD保护电路，包括第一二极管和第二二极管，第一二极管的阳极与第二二极管的阴极连接，第一二极管的阴极与芯片的供电端连接，第二二极管的阳极与芯片的接地端连接，检测电路包括：第一电路的一端与芯片的供电端连接，第一电路的另一端与第一电压输入端连接，第二电路的一端与芯片的接地端连接，第二电路的另一端与第二电压输入端连接，第三电路的一端与芯片的接地端连接，第三电路的另一端接地连接，测试模块与第一二极管的阳极和第二二极管的阴极的连接节点连接。该检测电路通过结合待检测芯片内ESD保护电路中的二极管进行连通性检测，检测结果安全可靠，且电路结构简单。

Description

一种检测电路及检测设备

技术领域

本实用新型涉及芯片管脚连通性检测技术领域，更具体地说，尤其涉及一种检测电路及检测设备。

背景技术

随着科学技术的不断发展，芯片技术已广泛应用于人们的日常生活以及工作中，为人们的日常生活和工作带来了极大的便利。

基于完善的芯片测试系统而言，如果芯片放至测试系统上之后无法知道芯片的管脚是否正确与测试系统相互连通，那么测试到的结果将不能正确反馈芯片的工作状态，因此芯片管脚的连通性检测是必须的。

并且对于芯片，在使用之前需要进行烧录操作，由于芯片的封装并非通用封装，且在烧录过程时不可以将芯片焊接到烧录器上，因此需要对芯片和烧录器之间的连通性进行测试，以确保芯片被正确烧录和测试。

但是，现有技术中对芯片连通性进行检测的电路结构复杂。

实用新型内容

为解决上述问题，本实用新型提供了一种检测电路及检测设备，通过结合待检测芯片内ESD保护电路中的二极管进行连通性检测，检测结果安全可靠，且电路结构简单。

为实现上述目的，本实用新型提供如下技术方案：

一种检测电路，基于芯片中的ESD保护电路，所述ESD保护电路包括第一二极管和第二二极管，所述第一二极管的阳极与所述第二二极管的阴极连接，所述第一二极管的阴极与所述芯片的供电端连接，所述第二二极管的阳极与所述芯片的接地端连接，所述检测电路包括：第一电路、第二电路、第三电路以及测试模块，所述第一电路的一端与所述芯片的供电端连接，所述第一电路的另一端与第一电压输入端连接，所述第二电路的一端与所述芯片的接地端连接，所述第二电路的另一端与第二电压输入端连接，所述第三电路的一端与所述芯片的接地端连接，所述第三电路的另一端接地连接，所述测试模块与所述第一二极管的阳极和所述第二二极管的阴极的连接节点连接。

优选的，在上述检测电路中，所述测试模块包括：电阻以及FPGA单元；

其中，所述FPGA单元与所述第一二极管的阳极和所述第二二极管的阴极的连接节点连接，且所述FPGA单元通过所述电阻接地连接。

优选的，在上述检测电路中，所述第一电路中设置有第一开关或第一继电器；

其中，所述第一开关用于导通或断开所述第一电路；所述第一继电器用于导通或断开所述第一电路。

优选的，在上述检测电路中，所述第二电路中设置有第二开关或第二继电器；

其中，所述第二开关用于导通或断开所述第二电路；所述第二继电器用于导通或断开所述第二电路。

优选的，在上述检测电路中，所述第三电路中设置有第三开关或第三继电器；

其中，所述第三开关用于导通或断开所述第三电路；所述第三继电器用于导通或断开所述第三电路。

本实用新型还提供了一种检测设备，所述检测设备中集成设置有上述所述的检测电路。

通过上述描述可知，本实用新型提供的一种检测电路，基于芯片中的ESD保护电路，所述ESD保护电路包括第一二极管和第二二极管，所述第一二极管的阳极与所述第二二极管的阴极连接，所述第一二极管的阴极与所述芯片的供电端连接，所述第二二极管的阳极与所述芯片的接地端连接，所述检测电路包括：第一电路、第二电路、第三电路以及测试模块，所述第一电路的一端与所述芯片的供电端连接，所述第一电路的另一端与第一电压输入端连接，所述第二电路的一端与所述芯片的接地端连接，所述第二电路的另一端与第二电压输入端连接，所述第三电路的一端与所述芯片的接地端连接，所述第三电路的另一端接地连接，所述测试模块与所述第一二极管的阳极和所述第二二极管的阴极的连接节点连接。

该检测电路通过结合待检测芯片内ESD保护电路中的二极管进行连通性检测，检测结果安全可靠，且电路结构简单。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本实用新型实施例提供的一种检测电路的结构示意图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

为使本实用新型的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本实用新型作进一步详细的说明。

参考图1，图1为本实用新型实施例提供的一种检测电路的结构示意图。

如图1所示，所述检测电路的应用基于芯片11中的ESD保护电路，所述ESD保护电路包括第一二极管D1和第二二极管D2，所述第一二极管D1的阳极与所述第二二极管D2的阴极连接，所述第一二极管D1的阴极与所述芯片11的供电端VDD连接，所述第二二极管D2的阳极与所述芯片11的接地端GND连接，所述检测电路包括：第一电路12、第二电路13、第三电路14以及测试模块15，所述第一电路12的一端与所述芯片11的供电端VDD连接，所述第一电路12的另一端与第一电压输入端VDD1连接，所述第二电路13的一端与所述芯片11的接地端GND连接，所述第二电路13的另一端与第二电压输入端VDD2连接，所述第三电路14的一端与所述芯片11的接地端GND连接，所述第三电路14的另一端接地连接，所述测试模块15与所述第一二极管D1的阳极和所述第二二极管D2的阴极的连接节点连接。

也就是说，待检测芯片11在正常工作状态模式下时，第一电路12和第三电路14处于导通状态，第二电路13处于断开状态，此时第一二极管D1和第二二极管D2处于反偏状态，没有电流流过。当需要检测待检测芯片11的连通性时，将所述第一电路12和第三电路14处于断开状态，第二电路13处于导通状态，第二电压输入端VDD2通过第二二极管D2输出电压至测试模块15，通过测试模块15以确定待检测芯片11是否正确连通。

进一步的，如图1所示，所述测试模块15包括：电阻R1以及FPGA单元。

其中，所述FPGA单元与所述第一二极管D1的阳极和所述第二二极管D2的阴极的连接节点连接，且所述FPGA单元通过所述电阻R1接地连接。

具体的，在正常工作状态模式下，FPGA单元被电阻R1下拉接地，在对待检测芯片11进行连通性检测时，FPGA单元的端口输入为高电平，通过检测FPGA单元的的端口状态就可以知道待检测芯片11对应的管脚与FPGA单元的端口是否正确连通。

也就是说，当待检测芯片11的接地端GND为高电平，待检测芯片11的供电端VDD悬空时，即所述第一电路12和第三电路14处于断开状态，第二电路13处于导通状态，由于待检测芯片11内部ESD保护电路中的第二二极管D2被正偏，所以第二电压输入端VDD2通过第二二极管D2将高电平通过待检测芯片11的管脚输出到对应的FPGA单元的端口，此时将FPGA的该端口设置为输入，则可以获取到高电平。若待检测芯片11没有正确连通，那么该高电平与FPGA单元的端口处于断开状态，FPGA该端口处于悬空状态，通过电阻R1拉到地，此时该端口获取到的是低电平。

由此可知，通过判断FPGA单元对应端口的电平信号，可以判断待检测芯片是否正确连通到对应的FPGA对应的端口上。

进一步的，所述第一电路12中设置有第一开关SW1或第一继电器。

其中，所述第一开关SW1用于导通或断开所述第一电路12；所述第一继电器用于导通或断开所述第一电路。

进一步的，所述第二电路13中设置有第二开关SW2或第二继电器。

其中，所述第二开关SW2用于导通或断开所述第二电路13；所述第二继电器用于导通或断开所述第二电路。

进一步的，所述第三电路14中设置有第三开关SW3或第三继电器。

其中，所述第三开关SW3用于导通或断开所述第三电路14；所述第三继电器用于导通或断开所述第三电路。

具体的，通过设置继电器或者开关来控制第一电路12、第二电路13和第三电路14的状态，方便快捷，用于实现待检测芯片工作状态和检测状态的切换。

本实用新型还提供了一种检测设备，该所述检测设备中集成设置有所述的检测电路。例如，可以将该检测电路集成设置在烧录器中，使其烧录器具有自动检测连通性的功能。

通过上述描述可知，本实用新型提供的一种检测电路通过结合待检测芯片内ESD保护电路中的二极管进行连通性检测，检测结果安全可靠，只需要在需要测试的管脚处增加一个下拉电阻即可实现，无需其他额外元器件，电路结构简单。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本实用新型。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下，在其它实施例中实现。因此，本实用新型将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (6)

1.一种检测电路，基于芯片中的ESD保护电路，所述ESD保护电路包括第一二极管和第二二极管，所述第一二极管的阳极与所述第二二极管的阴极连接，所述第一二极管的阴极与所述芯片的供电端连接，所述第二二极管的阳极与所述芯片的接地端连接，其特征在于，所述检测电路包括：第一电路、第二电路、第三电路以及测试模块，所述第一电路的一端与所述芯片的供电端连接，所述第一电路的另一端与第一电压输入端连接，所述第二电路的一端与所述芯片的接地端连接，所述第二电路的另一端与第二电压输入端连接，所述第三电路的一端与所述芯片的接地端连接，所述第三电路的另一端接地连接，所述测试模块与所述第一二极管的阳极和所述第二二极管的阴极的连接节点连接。

2.根据权利要求1所述的检测电路，其特征在于，所述测试模块包括：电阻以及FPGA单元；

其中，所述FPGA单元与所述第一二极管的阳极和所述第二二极管的阴极的连接节点连接，且所述FPGA单元通过所述电阻接地连接。

3.根据权利要求2所述的检测电路，其特征在于，所述第一电路中设置有第一开关或第一继电器；

其中，所述第一开关用于导通或断开所述第一电路；所述第一继电器用于导通或断开所述第一电路。

4.根据权利要求3所述的检测电路，其特征在于，所述第二电路中设置有第二开关或第二继电器；

其中，所述第二开关用于导通或断开所述第二电路；所述第二继电器用于导通或断开所述第二电路。

5.根据权利要求4所述的检测电路，其特征在于，所述第三电路中设置有第三开关或第三继电器；

其中，所述第三开关用于导通或断开所述第三电路；所述第三继电器用于导通或断开所述第三电路。

6.一种检测设备，其特征在于，所述检测设备中集成设置有如权利要求1-5任一项所述的检测电路。