CN207896972U - 一种水声通信信号处理装置 - Google Patents

Abstract

本实用新型提供一种水声通信信号处理装置，以电路化的方式进行水声信号的处理，通过在信号处理器内置不同的算法，能够实现水声通信所需的信号解码、编码等复杂需求；具有集成度高、体积小、运算能力强等特点；本申请提供的水声通信信号处理装置还包括值守唤醒/电源管理电路，通过连接信号处理器的时钟端和复位端、信号传输接口电路的时钟端和复位端、供电电源的工作开关端，能够根据实际工作需要控制水声通信信号处理装置工作在值守模式或者唤醒模式，实现装置在各种应用环境下的低功耗处理，使装置的工作周期大大延长。

Description

一种水声通信信号处理装置

技术领域

本实用新型属于水声通信领域，尤其涉及一种水声通信信号处理装置。

背景技术

在水下信息网络技术研究项目中，现有水声通信机多为船用或者舰载设备，整机规模庞大，设备构成复杂。其中供电管理单元，功率发射单元，信号处理单元，综合显控单元均由单独信号处理机箱组成，无法适应水声信息网对水声通信机小型低功耗高效能的需求，因此需要设计一款新型小型低功耗高效能水声通信机。

实用新型内容

为解决上述问题，本实用新型提供一种水声通信信号处理装置，能够实现水声通信所需的信号解码、编码等复杂需求，具有低功耗、集成度高、体积小、运算能力强等特点。

一种水声通信信号处理装置，包括前置预处理电路、信号发射器、AD/DA转换电路、信号处理器、信号传输接口电路、供电电路以及值守唤醒/电源管理电路；

所述前置预处理电路的输入端连接外部的换能器；所述前置预处理电路的输出端连接AD/DA转换电路的模拟信号输入端，其中前置预处理电路用于对换能器传输的电信号进行放大和滤波；所述AD/DA转换电路的模拟信号输出端连接信号发射器；所述AD/DA转换电路的数字信号端连接信号处理器的多通道缓冲串行口；所述信号处理器的通用输入/输出接口连接信号传输接口电路的信号输入端；所述信号传输接口电路的传输接口连接上位机；

所述值守唤醒/电源管理电路分别连接信号处理器的时钟端和复位端、信号传输接口电路的时钟端和复位端、供电电源的工作开关端；

所述供电电路分别连接前置预处理电路、AD/DA转换电路、信号处理器、信号传输接口电路以及值守唤醒/电源管理电路的电源端。

可选地，一种水声通信信号处理装置，还包括加密电路；

所述加密电路的输出端连接信号处理器通用输入/输出接口；加密电路的电源端连接供电电路。

可选地，所述前置预处理电路的输出端还连接值守唤醒/电源管理电路的自动增益控制输入端；值守唤醒/电源管理电路的自动增益控制输出端连接AD/DA转换电路的模拟信号输入端；其中，所述自动增益控制输出端和所述前置预处理电路的输出端分别连接所述模拟信号输入端的不同通道。

可选地，所述信号处理器为DSP芯片，所述信号传输接口电路为FPGA，所述值守唤醒/电源管理电路为单片机；

所述前置预处理电路的输出端连接AD/DA转换电路的模拟信号输入端和值守唤醒/电源管理电路的自动增益控制输入端；

所述AD/DA转换电路的数字信号端连接DSP芯片的多通道缓冲串行口McBSP-A；

所述DSP芯片的多通道缓冲串行口McBSP-B连接值守唤醒/电源管理电路的串行外设接口SPI；DSP芯片的外部存储器接口EMIF A与同步动态随机存储器SDRAM连接，另一个外部存储器接口EMIF B与闪存FLASH RAM连接；DSP芯片的外部存储器接口EMIF B和通用输入/输出接口GPIO与FPGA连接；

所述FPGA将通用异步收发传输器UART作为所述信号传输接口电路，且UART通过对外接口连接上位机；所述FPGA通过集成电路总线IIC连接实时时钟RTC，其中RTC用于为整个处理装置提供基准时钟；

所述单片机通过第一I/O引脚连接DSP芯片的时钟端和复位端、通过第二I/O引脚连接FPGA的时钟端和复位端，通过第三I/O引脚连接供电电路的工作开关端；

所述供电电路连接前置预处理电路、AD/DA转换电路、DSP芯片、SDRAM、FLASH RAM、FPGA、实时时钟RTC以及值守唤醒/电源管理电路的电源端。

可选地，一种水声通信信号处理装置，还包括层叠的第一面板、第二面板以及第三面板；

所述第一面板用于安装供电电路；

所述第二面板用于安装前置预处理电路和值守唤醒/电源管理电路；

所述第三面板用于安装换能器、信号发射器、AD/DA转换电路、信号处理器以及信号传输接口电路。

可选地，一种水声通信信号处理装置，还包括安装在第三面板的加密电路。

可选地，所述第二面板位于第一面板和第三面板之间。

可选地，所述第一面板、第二面板以及第三面板之间通过支撑柱和电连接器连接。

有益效果：

1、本申请提供的水声通信信号处理装置，以电路化的方式进行水声信号的处理，通过在信号处理器内置不同的算法，能够实现水声通信所需的信号解码、编码等复杂需求；具有集成度高、体积小、运算能力强等特点；

本申请提供的水声通信信号处理装置还包括值守唤醒/电源管理电路，通过连接信号处理器的时钟端和复位端、信号传输接口电路的时钟端和复位端、供电电源的工作开关端，能够根据实际工作需要控制水声通信信号处理装置工作在值守模式或者唤醒模式，实现装置在各种应用环境下的低功耗处理，使装置的工作周期大大延长。

2、本申请提供的水声通信信号处理装置还包括用于存储解码和编码对应秘钥的加密电路，在信号处理器对数字信号进行编解码的工作环境下，无需外接程序存储器即可实现装置编解码中特定编码的动态转换，降低了通过破译程序存储器的内容而获取装置关键数据的可能，大幅提高整个装置的保密性。

3、本申请采用层叠结构安装水声通信信号处理装置，结构紧凑，使得装置更加集中，满足设备小型化的要求；同时，不同电路安装在不同层级的面板，电路之间相互隔离，能够有效减小装置间的信号干扰。

4、由于前置预处理电路和值守唤醒/电源管理电路的体积较小，进而安装有前置预处理电路和值守唤醒/电源管理电路的第二面板的体积也较小；本申请将第二面板安装在第一面板和第二面板之间，将体积较大的第一面板和第三面板作为整个装置的支撑，有利于增加整个装置的稳定性；此外，由于本装置通常要安装在大功率的外设周围，这样还能够减少大功率的外设对第二面板中的模拟器件，如前置预处理电路和值守唤醒/电源管理电路的信号干扰。

附图说明

图1为本申请实施例提供的一种水声通信信号处理装置的结构框图；

图2为本申请实施例提供的一种基于DSP+FPGA架构的水声通信信号处理装置的连接示意图；

图3为本申请实施例提供的一种水声通信信号处理装置的安装结构示意图；

1-第一面板，2-第二面板，3-第三面板，4-支撑柱，5-电连接器。

具体实施方式

为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。

实施例一

参见图1，该图为本申请实施例提供的一种水声通信信号处理装置的结构框图。

一种水声通信信号处理装置，包括前置预处理电路、信号发射器、AD/DA转换电路、信号处理器、信号传输接口电路、供电电路、加密电路以及值守唤醒/电源管理电路。

所述前置预处理电路的输入端连接外部的换能器；所述前置预处理电路的输出端连接AD/DA转换电路的模拟信号输入端，其中前置预处理电路用于对换能器传输的电信号进行放大和滤波；所述AD/DA转换电路的模拟信号输出端连接信号发射器；所述AD/DA转换电路的数字信号端连接信号处理器的多通道缓冲串行口；所述信号处理器的通用输入/输出接口连接信号传输接口电路的信号输入端以及加密电路的输出端；所述信号传输接口电路的传输接口连接上位机；

所述值守唤醒/电源管理电路分别连接信号处理器的时钟端和复位端、信号传输接口电路的时钟端和复位端、供电电源的工作开关端；

所述供电电路分别连接前置预处理电路、AD/DA转换电路、信号处理器、信号传输接口电路、加密电路以及值守唤醒/电源管理电路的电源端。

需要说明的是，AD/DA转换电路为模拟信号-数字信号转换/数字信号-模拟信号转换电路。

需要说明的是，所述处理装置能够工作在唤醒模式或值守模式，其中唤醒模式包括接收子模式和发射子模式；

所述处理装置工作在接收子模式时：所述换能器用于将接收的水声信号转换成电信号；由于电信号幅度比较弱，因此需要对电信号进行放大，使其到达AD/DA转换电路所需的幅度，则所述前置预处理器用于对所述电信号进行放大和滤波；所述AD/DA转换电路用于将放大和滤波后的电信号转换成数字信号；所述信号处理器用于对所述数字信号进行解码，并输出解码结果；所述信号传输接口电路用于将所述解码结果输出上位机；

所述处理装置工作在发射子模式时：所述信号传输接口电路用于将上位机发送的通信信息发送给信号处理器；所述信号处理器用于对所述通信信息进行编码；所述AD/DA转换电路用于将完成编码后的通信信息转换为模拟信号；所述信号发射器用于发射所述模拟信号；

所述处理装置工作在值守模式时，所述处理装置处于休眠状态；

所述值守唤醒/电源管理电路用于控制供电电路是否上电、信号处理器和信号传输接口电路的时钟端是否接收时钟信号、信号处理器和信号传输接口电路的复位端是否置位，从而决定所述处理装置的工作模式。

需要说明的是，所述处理装置工作在唤醒模式时，供电电路处于上电状态、信号处理器和信号传输接口电路的时钟端接收时钟信号、信号处理器和信号传输接口电路的复位端处于置位状态；所述处理装置工作在进入值守模式时，可以采用控制供电电路停止上电、控制信号处理器和数据信号传输接口电路的时钟端停止接收时钟信号、控制信号处理器和数据信号传输接口电路的复位端处于复位状态中的一种或任意组合。

需要说明的是，信号处理器除了能够对数字信号进行解码外，通过在信号处理器中内置对数字信号进行搜索、跟踪、同步、交织、解调或解扩等不同的算法，还能够实现对所述数字信号进行搜索、跟踪、同步、交织、解调或解扩。

需要说明的是，由于前置预处理电路、AD/DA转换电路、信号处理器以及信号传输接口电路需要的电压可能不同，可选地，所述供电电路包括多个电压转换单元，例如将18～36V转5V的DC/DC单元，将5V转3.3V的DC/DC单元，将5V转1.5V的DC/DC单元，将5V转1.2V的DC/DC单元以及将5V转2.2V的DC/DC单元，以便于供电电路为前置预处理电路、AD/DA转换电路、信号处理器以及信号传输接口电路提供不能的电压。

可选地，所述信号处理器为TMS320C6416型号的DSP(Digital SignalProcessing，数字信号处理)芯片。其中，本申请实施例采用的DSP芯片主频高达1GHz而功耗仅为2W。

可选地，所述AD/DA转换电路为TLV320AIC23B的音频编解码芯片。

所述加密电路用于为信号处理器对数字信号进行解码、对通信信息进行编码时提供预设的秘钥。

需要说明的是，当本申请实施例的水声通信信号处理装置不进行发射信号或接受信号时，为了实现超低功耗，所述值守唤醒/电源管理电路可以控制水声通信信号处理装置处于休眠状态；在所述处理装置需要工作在接收模式或发射模式时，所述值守唤醒/电源管理电路可以通过外部扩频信号，如水声信号的触发唤醒整个水声通信信号处理装置，也可以接收外部计算机发送的唤醒指令，从而唤醒整个水声通信信号处理装置。在完成信号传输后，水声通信信号处理装置可以再次进入休眠状态，即工作在值守模式。

需要说明的是，所述值守唤醒/电源管理电路可以选用低功耗的单片机MSP430来实现。

为了避免电信号经过前置预处理电路进行放大和滤波后，还是不满足AD/DA转换电路所需的幅度的情况出现，可以将值守唤醒/电源管理电路的自动增益控制输入端连接前置预处理电路的输出端，自动增益控制输出端连接AD/DA转换电路模拟信号输入端，用于将放大和滤波后的电信号进行自动增益控制后输入AD/DA转换电路；其中，只经过前置预处理电路进行放大和滤波的电信号与经过前置预处理电路和值守唤醒/电源管理电路的电信号，两者不同时输入AD/DA转换电路。

需要说明的是，AD/DA转换电路的数字信号端具有两个通道，可以分别连接只经过前置预处理电路的输出端和自动增益控制输出端，用户可根据实际需要选择其中一个通道，从而决定将哪种电信号输入AD/DA转换电路。

需要说明的是，所述加密电路和信号传输接口电路可以集成在同一块FPGA(Field-Programmable Gate Array，现场可编程门阵列)上。可选地，所述FPGA为Actel公司的低功耗flash型FPGA。

需要说明的是，在采用DSP作为信号处理器，FPGA作为加密电路和信号传输接口电路的情况下，本申请实施例提供一种基于DSP+FPGA架构的水声通信信号处理装置。参见图2，该图为本申请实施例提供的一种基于DSP+FPGA架构的水声通信信号处理装置的连接示意图。

所述前置预处理电路连接AD/DA转换电路和值守唤醒/电源管理电路的自动增益控制单元，其中值守唤醒/电源管理电路的自动增益控制单元输出的电信号输入AD/DA转换电路；DSP芯片的多通道缓冲串行口McBSP连接AD/DA转换电路，用于传输数字信号和编码后的通信信号；DSP芯片的多通道缓冲串行口McBSP还连接值守唤醒/电源管理电路的串行外设接口SPI，用于其他信息的传输；DSP芯片的外部存储器接口EMIF A与同步动态随机存储器SDRAM连接，另一个外部存储器接口EMIF B与闪存FLASH RAM连接，能够延展1GByte的存储空间；FPGA与DSP芯片的外部存储器接口EMIF B和通用输入/输出接口GPIO相连，用于传输解码结果、通信信息以及秘钥；FPGA将通用异步收发传输器UART作为所述信号传输接口电路，且秘钥存储在FPGA中；所述FPGA通过集成电路总线IIC连接实时时钟RTC，其中RTC用于为整个装置提供基准时钟；值守唤醒/电源管理电路MSP430通过I/O引脚连接供电电路、DSP芯片的时钟端和复位端、FPGA的时钟端和复位端，以此控制整个装置的工作模式；所述供电电路连接前置预处理电路、AD/DA转换电路、DSP芯片、SDRAM、FLASH RAM、FPGA、实时时钟RTC以及值守唤醒/电源管理电路，以便为整个装置供电。

实施例二

参见图3，该图为本申请实施例提供的一种新型水声通信信号处理装置的安装结构示意图。

一种新型水声通信信号处理装置的安装结构，包括层叠的第一面板1、第二面板2以及第三面板3；其中，所述第二面板2位于第一面板1和第三面板3之间；

所述第一面板1用于安装供电电路；

所述第二面板2用于安装前置预处理电路和值守唤醒/电源管理电路；

所述第三面板3用于安装信号发射器、AD/DA转换电路、信号处理器、加密电路以及信号传输接口电路。

可选地，所述第一面板1、第二面板2以及第三面板3之间通过支撑柱4和电连接器5连接。也就是说，任意两个面板之间都存在支撑柱4和/或电连接器5，使得三个面板形成稳定的结构。其中，除了支撑作用外，电连接器5还用于实现安装在各面板中的电路的相互连接。

本申请实施例采用层叠结构安装水声通信信号处理装置，结构紧凑，使得装置更加集中，满足设备小型化的要求；同时，不同电路或部件安装在不同层级的面板，部件之间相互隔离，能够有效减小部件间的信号干扰。

当然，本实用新型还可有其他多种实施例，在不背离本实用新型精神及其实质的情况下，熟悉本领域的技术人员当然可根据本实用新型作出各种相应的改变和变形，但这些相应的改变和变形都应属于本实用新型所附的权利要求的保护范围。

Claims (8)

1.一种水声通信信号处理装置，其特征在于，包括前置预处理电路、信号发射器、AD/DA转换电路、信号处理器、信号传输接口电路、供电电路以及值守唤醒/电源管理电路；

所述前置预处理电路的输入端连接外部的换能器；所述前置预处理电路的输出端连接AD/DA转换电路的模拟信号输入端，其中前置预处理电路用于对换能器传输的电信号进行放大和滤波；所述AD/DA转换电路的模拟信号输出端连接信号发射器；所述AD/DA转换电路的数字信号端连接信号处理器的多通道缓冲串行口；所述信号处理器的通用输入/输出接口连接信号传输接口电路的信号输入端；所述信号传输接口电路的传输接口连接上位机；

所述值守唤醒/电源管理电路分别连接信号处理器的时钟端和复位端、信号传输接口电路的时钟端和复位端、供电电源的工作开关端；

所述供电电路分别连接前置预处理电路、AD/DA转换电路、信号处理器、信号传输接口电路以及值守唤醒/电源管理电路的电源端。

2.如权利要求1所述的一种水声通信信号处理装置，其特征在于，还包括加密电路；

所述加密电路的输出端连接信号处理器通用输入/输出接口；加密电路的电源端连接供电电路。

3.如权利要求1所述的一种水声通信信号处理装置，其特征在于，所述前置预处理电路的输出端还连接值守唤醒/电源管理电路的自动增益控制输入端；值守唤醒/电源管理电路的自动增益控制输出端连接AD/DA转换电路的模拟信号输入端；其中，所述自动增益控制输出端和所述前置预处理电路的输出端分别连接所述模拟信号输入端的不同通道。

4.如权利要求1所述的一种水声通信信号处理装置，其特征在于，所述信号处理器为DSP芯片，所述信号传输接口电路为FPGA，所述值守唤醒/电源管理电路为单片机；

所述前置预处理电路的输出端连接AD/DA转换电路的模拟信号输入端和值守唤醒/电源管理电路的自动增益控制输入端；

所述AD/DA转换电路的数字信号端连接DSP芯片的多通道缓冲串行口McBSP-A；

所述DSP芯片的多通道缓冲串行口McBSP-B连接值守唤醒/电源管理电路的串行外设接口SPI；DSP芯片的外部存储器接口EMIF A与同步动态随机存储器SDRAM连接，另一个外部存储器接口EMIF B与闪存FLASH RAM连接；DSP芯片的外部存储器接口EMIF B和通用输入/输出接口GPIO与FPGA连接；

所述FPGA将通用异步收发传输器UART作为所述信号传输接口电路，且UART通过对外接口连接上位机；所述FPGA通过集成电路总线IIC连接实时时钟RTC，其中RTC用于为整个处理装置提供基准时钟；

所述单片机通过第一I/O引脚连接DSP芯片的时钟端和复位端、通过第二I/O引脚连接FPGA的时钟端和复位端，通过第三I/O引脚连接供电电路的工作开关端；

所述供电电路连接前置预处理电路、AD/DA转换电路、DSP芯片、SDRAM、FLASH RAM、FPGA、实时时钟RTC以及值守唤醒/电源管理电路的电源端。

5.如权利要求1所述的一种水声通信信号处理装置，其特征在于，还包括层叠的第一面板、第二面板以及第三面板；

所述第一面板用于安装供电电路；

所述第二面板用于安装前置预处理电路和值守唤醒/电源管理电路；

所述第三面板用于安装信号发射器、AD/DA转换电路、信号处理器以及信号传输接口电路。

6.如权利要求5所述的一种水声通信信号处理装置，其特征在于，还包括安装在第三面板的加密电路。

7.如权利要求5所述的一种水声通信信号处理装置，其特征在于，所述第二面板位于第一面板和第三面板之间。

8.如权利要求5所述的一种水声通信信号处理装置，其特征在于，所述第一面板、第二面板以及第三面板之间通过支撑柱和电连接器连接。