CN207869102U - 一种lvds差分收发器的隔离传输电路 - Google Patents

Abstract

本实用新型涉及一种LVDS差分收发器的隔离传输电路，用于连接LVDS差分收发器的接口和外部接口，LVDS差分收发器的接口包括输出组接口和输入组接口，隔离传输电路为互感隔离电路，包括第一隔离电路(3)和第二隔离电路(2)，第一隔离电路(3)用于连接输出组接口和外部接口，第二隔离电路(2)用于连接输入组接口和外部接口。与现有技术相比，本实用新型解决了强静电瞬态击穿问题和参考点基准串接电势偏移问题，并解决传输电路在户外应用中受雷电、强放电场的影响的问题；通过采用本结构的电路架构，可以使隔离电压大于1500V；最高传输速率1.25Gbs，全双工传输状态下介质变为两对双绞线介质，减少传输线线组，降低成本，可用于户外高速率数据传输。

Description

一种LVDS差分收发器的隔离传输电路

技术领域

本实用新型涉及LVDS串行通讯口的收发隔离电路，尤其是涉及一种LVDS差分收发器的隔离传输电路。

背景技术

在传统的LVDS(Low-Voltage Differential Signaling，低电压差分信号)数据传输方案中，LVDS收发器之间连接主要采用电容隔离方式，常用FPGA的LVDS传输电路方式的介质为以下两种：

1、低速传输、双绞线，电容隔离，如图1所示；

1、高速传输、同轴线，电容隔离，同轴线外层编织网作参考点电势基准面，如图2所示。

利用电容交流耦合来解决分离直流电流、去除共模误差以及避免输入电压故障的发生；FPGA的LVDS驱动为电压型，两极上相位相差180度，若出现相位偏移、两极电压差变小，传输距离变短。电压传输抗电磁干扰(EMI)能力也比较差，尤其在户外应用中容易受雷电、强电火花放电损坏等等问题，传统的电容隔离传输电路已不能满足FPGA的LVDS方式传输可靠性提升的需要。

实用新型内容

本实用新型的目的就是为了克服上述现有技术存在的缺陷而提供一种LVDS差分收发器的隔离传输电路。

本实用新型的目的可以通过以下技术方案来实现：

一种LVDS差分收发器的隔离传输电路，用于连接LVDS差分收发器的接口和外部接口，所述的LVDS差分收发器的接口包括输出组接口和输入组接口，所述的隔离传输电路为互感隔离电路，包括第一隔离电路和第二隔离电路，所述的第一隔离电路用于连接输出组接口和外部接口，所述的第二隔离电路用于连接输入组接口和外部接口。

所述的第一隔离电路的互感器的一次侧绕组两端分别连接LVDS差分收发器的TX+接口和TX﹣接口，作为一次侧的两个起始端，二次侧绕组两端分别连接外部接口的TX+接口和TX﹣接口，作为二次侧的两个起始端，一次侧绕组和二次侧绕组中间分别引出一个端头，该端头作为共用终止端。

所述的共用终止端通过电阻接地。

所述的一次侧的起始端和二次侧的起始端互为同名端。

所述的第二隔离电路的互感器的一次侧绕组两端分别连接LVDS差分收发器的RX+接口和RX﹣接口，作为一次侧的两个起始端，二次侧绕组两端分别连接外部接口的RX+接口和RX﹣接口，作为二次侧的两个起始端，一次侧绕组和二次侧绕组中间分别引出一个端头，该端头作为共用终止端。

所述的LVDS差分收发器为FPGA芯片的LVDS差分收发器。

所述的第一隔离电路和第二隔离电路的传输介质为双绞线。

与现有技术相比，本实用新型突破原电容方式隔离一直无法解决的强静电瞬态击穿问题和参考点基准串接电势偏移问题，并解决传输电路在户外应用中受雷电、强放电场的影响的问题；通过采用本结构的电路架构，可以使隔离电压大于1500V；最高传输速率1.25Gbs，全双工传输状态下介质变为两对双绞线介质，减少传输线线组，降低成本，可用于户外高速率数据传输。

现有技术使用同轴线缆，传输介质成本高，本专利电路使用普通双绞线；即由原来的铜轴电缆传输介质变为双绞线介质，并大大提升传输距离。

附图说明

图1为现有第一种电容隔离电路结构图；

图2为现有第二种电容隔离电路结构图；

图3为本实施例隔离传输电路的结构示意图；

附图标记：

1为FPGA芯片；2为第二隔离电路；3为第一隔离电路；4为外部接口；11、12分别为第一输出电感组中两个电感的起始端；13、14分别为第二输出电感组中两个电感的起始端；31、32分别为第一输入电感组中两个电感的起始端；33、34分别为第二输入电感组中两个电感的起始端。

具体实施方式

下面结合附图和具体实施例对本实用新型进行详细说明。本实施例以本实用新型技术方案为前提进行实施，给出了详细的实施方式和具体的操作过程，但本实用新型的保护范围不限于下述的实施例。

实施例

一种LVDS差分收发器的隔离传输电路，LVDS差分收发器包括但不限定于FPGA芯片1的LVDS差分收发器，LVDS差分收发器接口包括输出组与输入组接口，FPGA芯片1的LVDS输出端口与输入端口分别连接有相同互感隔离电路形式。

如图3所示，FPGA输出端与第一隔离电路3相连，为一组LVDS差分信号线；FPGA输入端与第二隔离电路2相连，为另一组LVDS差分信号线。

第一隔离电路3包括两对互感电感组：

1.第一对互感电感起始端11连接FPGA的LVDS TX+，起始端12连接外部接口4。其中起始端11与起始端12互为同名端，两个电感的终止端互为同名端，终止端通过75Ω电阻接地。

2.第二对互感电感起始端13连接FPGA的LVDS TX-，起始端1连接外部接口4。其中起始端13与起始端14互为同名端，两个电感的终止端互为同名端，终止端通过75Ω电阻接地。

第二隔离电路2包括两对互感电感组：

1.第一对互感电感起始端21连接FPGA的LVDS RX+，起始端22连接外部接口4。其中起始端21与起始端22互为同名端，所述两个电感的终止端互为同名端，终止端通过75Ω电阻接地。

2.第二对互感电感起始端23连接FPGA的LVDS RX-，起始端24连接外部接口4。其中起始端23与起始端24互为同名端，两个电感的终止端互为同名端，终止端通过75Ω电阻接地。

在本专利技术中，LVDS差分收发器接口电路中第一隔离电路3与第二隔离电路2的传输介质为双绞线。

现有方式对外界干扰特别敏感，故选用BNC或SMA镀金连接件，而互感线圈隔离方式的隔离电路则不再特别要求。

通过采用本专利技术的隔离电路，可以使隔离电压大大提高；同时抗干扰能力提升，有效阻隔静电、雷击、偶发放电事件对系统设备损坏，可以在电路参数最优情况，顶格波特率传输、且距离更远；新型电路则可根据实际需要灵活调整波特率，传输速率从250Mbs、500Mbs、1.25Gbs灵活调整，线圈的材质、磁芯材质、绕线工艺决定物理通过的最大速率，同时FPGA器件对LVDS驱动IP配置对也可以进行波特率配置，以配对物理层应用。

Claims (9)

1.一种LVDS差分收发器的隔离传输电路，用于连接LVDS差分收发器的接口和外部接口，所述的LVDS差分收发器的接口包括输出组接口和输入组接口，其特征在于，所述的隔离传输电路为互感隔离电路，包括第一隔离电路(3)和第二隔离电路(2)，所述的第一隔离电路(3)用于连接输出组接口和外部接口，所述的第二隔离电路(2)用于连接输入组接口和外部接口。

2.根据权利要求1所述的一种LVDS差分收发器的隔离传输电路，其特征在于，所述的第一隔离电路(3)的互感器的一次侧绕组两端分别连接LVDS差分收发器的TX+接口和TX﹣接口，作为一次侧的两个起始端，二次侧绕组两端分别连接外部接口的TX+接口和TX﹣接口，作为二次侧的两个起始端，一次侧绕组和二次侧绕组中间分别引出一个端头，该端头作为共用终止端。

3.根据权利要求2所述的一种LVDS差分收发器的隔离传输电路，其特征在于，所述的共用终止端通过电阻接地。

4.根据权利要求2所述的一种LVDS差分收发器的隔离传输电路，其特征在于，所述的一次侧的起始端和二次侧的起始端互为同名端。

5.根据权利要求1所述的一种LVDS差分收发器的隔离传输电路，其特征在于，所述的第二隔离电路(2)的互感器的一次侧绕组两端分别连接LVDS差分收发器的RX+接口和RX﹣接口，作为一次侧的两个起始端，二次侧绕组两端分别连接外部接口的RX+接口和RX﹣接口，作为二次侧的两个起始端，一次侧绕组和二次侧绕组中间分别引出一个端头，该端头作为共用终止端。

6.根据权利要求5所述的一种LVDS差分收发器的隔离传输电路，其特征在于，所述的共用终止端通过电阻接地。

7.根据权利要求5所述的一种LVDS差分收发器的隔离传输电路，其特征在于，所述的一次侧的起始端和二次侧的起始端互为同名端。

8.根据权利要求1所述的一种LVDS差分收发器的隔离传输电路，其特征在于，所述的LVDS差分收发器为FPGA芯片的LVDS差分收发器。

9.根据权利要求1所述的一种LVDS差分收发器的隔离传输电路，其特征在于，所述的第一隔离电路(3)和第二隔离电路(2)的传输介质为双绞线。