CN207818471U - 一种磁保持继电器控制电路 - Google Patents

Abstract

本实用新型涉及一种磁保持继电器控制电路，其中，处理器MCU通过断开控制单元和闭合控制单元来连接控制磁保持继电器的两个线圈，其中断开控制单元的输入端口和闭合控制单元的输入端口同时连接于处理器MCU的一个I/O接口，而断开控制单元的输出端口连接磁保持继电器的复位线圈，闭合控制单元的输出端口连接连接磁保持继电器的置位线圈，从而实现了处理器MCU只需一个I/O口即可控制磁保持继电器的断开与闭合，节省了处理器MCU的一个I/O口，提高了处理器I/O口的利用用率。本实用新型通过断开控制单元实现在系统初始上电时自动复归继电器，确保继电器完全断开，从而避免电器设备损坏。

Description

一种磁保持继电器控制电路

技术领域

本实用新型涉及磁保持继电器控制领域，具体涉及一种磁保持继电器控制电路。

背景技术

磁保持继电器是一种双稳态的继电器，断开状态和闭合状态都不需要外部因素即可保持稳态。由于具有双稳态和记忆的功能，而且能耗较低，因此磁保持继电器在电气设备中得到广泛的运用。

在逆变器或者不间断电源UPS等电气设备中，电气设备上电的时，在设备的控制系统正常工作之前，磁保持继电器必须保持可靠的断开。若磁保持继电器在电气设备上电启动工作的时候，保持在闭合状态，则可能导致电气设备损坏。例如电气设备组装后第一上电，磁保持继电器以保持闭合状态组装到设备系统中；电气设备在关机状态下，经过长途的剧烈振动运输，导致继电器因振动误闭合等。

传统的磁保持继电器控制电路需要两个MCU处理器的控制I/O口，才能正常实现继电器吸合和断开控制。在运用较多的磁保持继电器设备中，传统的磁保持继电器的控制方案会造成MUC处理器I/O口的资源不足。

磁保持继电器的常闭或常开状态完全是依赖永久磁钢的作用，其开关状态的转换是利用通过给线圈通正和负直流电压使其切换保持。因此要避免两个线圈同时通电，如果同时通电，则继电器处于置位状态。而传统的磁保持继电器控制电路，处理器MCU分开两路控制，极有可能出现磁保持继电器的两个线圈同时通电的情况，可靠性低。

实用新型内容

本实用新型目的在于提供一种磁保持继电器控制电路，其采用单个I/O口来控制继电器，节省了MCU处理器的一个I/O口，且该控制电路具有上电自动复归功能（复位断开）。

为实现上述目的，本实用新型采用的技术方案是：

一种磁保持继电器控制电路，其包括处理器MCU和磁保持继电器，所述磁保持继电器设有复位线圈和置位线圈，所述控制电路还包括断开控制单元和闭合控制单元，所述处理器MCU的一个I/O口同时连接断开控制单元的输入端和闭合控制单元的输入端，所述断开控制单元的输出端连接磁保持继电器的复位线圈，而所述闭合控制单元的输出端连接磁保持继电器的置位线圈。

所述断开控制单元包括三极管Q1、三极管Q2、三极管Q3和555时基芯片U1，其中，555时基芯片U1的1脚GND接地，8脚VDD连接二极管D1的阴极，而二极管D1的阳极连接电源VDD，同时，该二极管D1阴极经由电容C2接地，阳极经由电容C1接地；

555时基芯片U1的2脚TRIG连接电阻R5后经由R4连接二极管D1的阴极，555时基芯片U1的2脚TRIG连接电阻R5后同时经由电容C3连接三极管Q1的发射极，三极管Q1的发射极同时经由电阻R3接地，三极管Q1的集电极连接二极管的阴极，基极经由电阻R2接地，同时基极连接电阻R1的一端，而电阻R1的另一端作为断开控制单元的输入端口连接处理器MCU的I/O口；

555时基芯片U1的3脚OUT经由电阻R7连接三极管Q2的基极，同时该基极经由电阻R8接地，三极管Q2的发射极接地，集电极经由电阻R9连接继电器电源VCC，同时三极管Q2集电极经由电阻R11连接三极管Q3的基极，三极管Q3的发射极连接继电器电源VCC，而集电极作为断开控制电路的输出端口连接磁保持继电器的复位线圈；

555时基芯片U1的4脚RESET连接二极管D1的阴极，5脚CONT经由电容C4接地，6脚THRES经由电容C5接地，同时6脚THRES还连接7脚DISCH,而7脚DISCH经由电阻R6连接二极管D1的阴极。

所述闭合控制单元包括MOS管Q4、三极管Q5、三极管Q6和555时基芯片U2，其中，555时基芯片U2的1脚GND接地，8脚VDD连接控制电路电源VDD；

555时基芯片U2的2脚TRIG连接电阻R15后经由电阻R14连接控制电路电源VDD，555时基芯片U2的2脚TRIG连接电阻R15同时经由电容C7连接MOS管的漏极，漏极同时经由电阻R13连接控制电路电源VDD，MOS管Q4的源极接地，栅极经由电容C6接地，栅极还连接电阻R12的一端，而电阻R12的另一端作为闭合控制单元的输入端口连接处理器MCU的I/O口；

555时基芯片U2的3脚OUT经由电阻R17连接三极管Q5的基极，同时基极经由电阻R18接地，三极管Q5的发射极接地，集电极经由电阻R19连接继电器电源VCC，同时集电极还经由电阻R20连接三极管Q6的基极，三极管Q6的发射极连接继电器电源VCC，集电极作为闭合控制单元的输出端口连接磁保持继电器的置位线圈；

555时基芯片U2的4脚RESET连接控制电路电源VDD，5脚CONT经由电容C8接地，6脚经由电容C9接地，6脚经还连接7脚DISCH，而7脚DISCH同时经由电阻R16连接控制电路电源VDD。

与现有技术相比，本实用新型具有以下有益效果：

一、本实用新型中的处理器MCU通过断开控制单元和闭合控制单元来连接控制磁保持继电器的两个线圈，其中断开控制单元的输入端口和闭合控制单元的输入端口同时连接于处理器MCU的一个I/O接口，而断开控制单元的输出端口连接磁保持继电器的一个线圈，闭合控制单元的输出端口连接磁保持继电器的另一线圈，从而实现了处理器MCU只需一个I/O口即可控制磁保持继电器的断开与闭合，节省了处理器MCU的一个I/O口，提高了处理器I/O口的利用率。

二、本实用新型通过断开控制单元实现在系统初始上电时自动复归继电器，确保继电器完全断开；并且在系统正常控制阶段实现继电器的断开控制。在系统上电，辅助电源刚建立时，MCU处理器处在初始化阶段，控制电路自动产生让磁保持继电器断开的脉冲信号，使得继电器复归到断开的状态，从而避免电器设备损坏。

本实用新型中的断开控制单元的输出端口和闭合控制单元的输出端口不会同时都达到VCC的电压值，因此可以避免两个线圈同时通电，保证磁保持继电器的可靠性。

附图说明

图1为本实用新型控制电路框图；

图2为本实用新型控制电路原理图；

图3为本实用新型控制电路的输入输出波形图。

具体实施方式

如图1所示，本实用新型揭示了一种磁保持继电器控制电路，其包括处理器MCU1、断开控制单元3、闭合控制单元4和磁保持继电器2，其中，磁保持继电器2设有两个线圈，即复位线圈21和置位线圈22，处理器MCU1的一个I/O口同时连接断开控制单元3的输入端和闭合控制单元4的输入端，断开控制单元3的输出端31连接磁保持继电器2的复位线圈21，而该闭合控制单元4的输出端41连接磁保持继电器2的置位线圈22。

如图2所示，上述断开控制单元3包括三极管Q1、三极管Q2、三极管Q3和555时基芯片U1，其中，555时基芯片U1的1脚GND接地，8脚VDD连接二极管D1的阴极，而二极管D1的阳极连接电源VDD，同时，该二极管D1阴极经由电容C2接地，阳极经由电容C1接地；555时基芯片U1的2脚TRIG经由电阻R5后一方面经由R4连接二极管D1的阴极，另一方面经由电容C3连接三极管Q1的发射极，该三极管Q1的发射极同时经由电阻R3接地，三极管Q1的集电极连接二极管的阴极，基极一方面经由电阻R2接地，另一方面连接电阻R1的一端，而电阻R1的另一端作为断开控制单元的输入端口连接处理器MCU的I/O口；555时基芯片U1的3脚OUT经由电阻R7连接三极管Q2的基极，同时该基极经由电阻R8接地，三极管Q2的发射极接地，集电极一方面经由电阻R9连接继电器电源VCC，另一方面经由电阻R11连接三极管Q3的基极，三极管Q3的发射极连接继电器电源VCC，而集电极连接断开控制电路3的输出端口31连接磁保持继电器2的复位线圈21；555时基芯片U1的4脚RESET连接二极管D1的阴极，5脚CONT经由电容C4接地，6脚THRES一方面经由电容C5接地，另一方面连接7脚DISCH,而7脚DISCH经由电阻R6连接二极管D1的阴极。

上述闭合控制单元4包括MOS管Q4、三极管Q5、三极管Q6和555时基芯片U2，其中555时基芯片U2的1脚GND接地，8脚VDD连接控制电路电源VDD；555时基芯片U2的2脚TRIG经由电阻R15后一方面经由电阻R14连接控制电路电源VDD，另一方面经由电容C7连接MOS管的漏极，漏极同时经由电阻R13连接控制电路电源VDD，MOS管Q4的源极接地，栅极一方面经由电容C6接地，另一方面连接电阻R12的一端，而电阻R12的另一端作为闭合控制单元4的输入端口连接处理器MCU1的I/O口；555时基芯片U2的3脚OUT经由电阻R17连接三极管Q5的基极，同时基极经由电阻R18接地，三极管Q5的发射极接地，集电极一方面经由电阻R19连接继电器电源VCC，另一方面经由电阻R20连接三极管Q6的基极，三极管Q6的发射极连接继电器电源VCC，集电极作为闭合控制单,4的输出端口41连接磁保持继电器2的置位线圈22。555时基芯片U2的4脚RESET连接控制电路电源VDD，5脚CONT经由电容C8接地，6脚一方面经由电容C9接地，另一方面连接7脚DISCH，而7脚DISCH同时经由电阻R16连接控制电路电源VDD。

在系统初始上电时，磁保持继电器控制电路的断开控制单元可以实现上电自动复归功能，确保磁保持继电器2完全断开；并且在系统正常控制阶段实现继电器2的断开控制。

参照图3并结合图2所示，在系统初始上电的过程中，处理器MCU1进行初始化，控制电路电源VDD和继电器电源VCC的电压波形缓慢上升。此时，断开控制单元3和闭合控制单元4的输入端口被下拉到低电平0V，断开控制单元3的输出端口31和闭合控制单元4的输出端口41都为低电平0V。

如图3所示，当控制电路电源VDD和继电器电源VCC的电压波形缓慢上升到t1阶段时，555时基芯片U1和555时基芯片U2开始启动工作。因输入端口被下拉为低电平0V，而二极管D1的正向导通压降近似为0.6V，所以此时，三极管Q1和MOS管Q4处于关断状态。所以此时，三极管Q1和MOS管Q4处于关断状态。在t1时刻，555时基芯片U1的2脚TRIG为0V，小于（VDD-0.6V）/3，触发U1的3脚OUT输出高电平，电路进入暂稳态，定时开始。同时，三极管Q2导通，接着三极管Q3导通，断开控制单元的输出端口的输出电压约为VCC。由于MOS管Q4处于断开状态，555时基芯片U2的2脚TRIG为高电平，电压值约为VDD。因此555时基芯片U2的2脚TRIG的电压值大于VDD/3，所以555时基芯片U2的3脚OUT保持低电平0V，三极管Q5和三极管Q6都保持断开，闭合控制单元的输出端口的输出为低电平0V。此时，输出端口31的电压大于输出端口41的电压，电压差约等于VCC。磁保持继电器处在通电复归状态，继电器断开。所以在系统初始上电的时候，继电器能进行自动通电复归，上电过程的波形图如图3的0—t1时刻所示。

在通电复归期间，控制电路电源VDD经由二极管D1、电阻R6和电容C5后接地，以及控制电路电源VDD经由二极管D1、电阻R4、电容C3和电阻R3后接地，从而对电容C3和电容C5充电，电容C3和电容C5的电压按指数规律上升。当电容C5两端电压上升到2（VDD-0.6V）/3和电容C3两端电压上升到（VDD-0.6V）/3后，555时基芯片U1的6脚THRES为高电平，3脚OUT输出低电平0V，定时电容C5充电结束，三极管Q2和三极管Q3都关断，断开控制单元的输出端口的输出电压约为0V，通电复归结束。

在通电复归时，断开控制单元的输出端口的波形是宽度一定的正脉冲输出（t1阶段），其断开的脉冲宽度toff取决于电容C5由0V充电到 2（VDD-0.6V）/3，所需要的时间toff为：toff=1.1R6*C5。

当要实现磁保持继电器闭合时，断开控制单元3和闭合控制电路4的输入端口跳变为高电平信号，如图3的t2时刻。三极管Q1和MOS管Q4处于开通状态，由于电容C3两端电压不能突变，555时基芯片U1的2脚TRIG的电压大于VDD-0.6V。电容C3两端的电压差值逐渐下降到0V，555时基芯片U1的6脚THRES的电压大约为VDD-0.6V，3脚OUT保持低电平0V，三极管Q2和三极管Q3都保持断开，断开控制单元的输出端口为低电平0V。

在MOS管Q4刚开通的t2时，由于电容C7两端电压不能突变，555时基芯片U2的2脚TRIG的电压值接近0V，小于VDD/3，触发555时基芯片U2的3脚OUT输出高电平，电路进入暂稳态，定时开始。同时，三极管Q5开通，接着三极管Q6开通，闭合控制单元的输出端口的输出电压约为VCC。此时，磁保持继电器进行通电动作，处在闭合状态。

在通电动作期间，电源VDD经由电阻R16和电容C9后接地，以及电源VDD经由电阻R14、电容C4和MOS管Q4后接地，从而对电容C9和电容C7充电，电容C9和电容C7的电压按指数规律上升。当电容C9两端电压上升到2VDD/3，,电容C7两端电压上升到VDD/3后，555时基芯片U2的6脚THRES为高电平，3脚OUT输出低电平0V，定时电容C9充电结束。三极管Q5和三极管Q6都关断，闭合控制单元的输出端口的电压为0V，通电动作结束。

在通电动作时，输出端口2的电压波形是宽度一定的正脉冲输出（t2阶段），其闭合的脉冲宽度ton取决于9由0V充电到2VDD/3，所需要的时间为：ton=1.1R16*C9。

在系统稳定工作时，当断开控制单元3和闭合控制单元4的输入端口跳变为低电平信号0V，如图3的t3时刻，可以实现磁保持继电器的断开控制。整个断开的工作过程与实现磁保持继电器上电自动复归的工作过程相同。

在控制整个磁保持继电器2的闭合状态与断开状态切换的过程中，控制电路只有一个输入端口，即断开控制单元的输入端口和闭合控制单元的输入端口均连接到处理器MCU的同一端口，从而可以节省一个MCU处理器的I/O口资源。通过前面工作过程的分析，本实用新型控制电路的断开控制单元的输出端口和闭合控制电路的输出端口的电压不会同时都达到VCC的电压值，因此可以避免两个线圈同时通电，从而提高了磁保持继电器的可靠性。

以上所述，仅是本实用新型实施例而已，并非对本实用新型的技术范围作任何限制，故凡是依据本实用新型的技术实质对以上实施例所作的任何细微修改、等同变化与修饰，均仍属于本实用新型技术方案的范围内。

Claims (3)

1.一种磁保持继电器控制电路，其包括处理器MCU和磁保持继电器，所述磁保持继电器设有复位线圈和置位线圈，其特征在于：所述控制电路还包括断开控制单元和闭合控制单元，所述处理器MCU的一个I/O口同时连接断开控制单元的输入端和闭合控制单元的输入端，所述断开控制单元的输出端连接磁保持继电器的复位线圈，而所述闭合控制单元的输出端连接磁保持继电器的置位线圈。

2.根据权利要求1所述的一种磁保持继电器控制电路，其特征在于：所述断开控制单元包括三极管Q1、三极管Q2、三极管Q3和555时基芯片U1，其中，555时基芯片U1的1脚GND接地，8脚VDD连接二极管D1的阴极，而二极管D1的阳极连接电源VDD，同时，该二极管D1阴极经由电容C2接地，阳极经由电容C1接地；

555时基芯片U1的2脚TRIG连接电阻R5后经由R4连接二极管D1的阴极，555时基芯片U1的2脚TRIG连接电阻R5后同时经由电容C3连接三极管Q1的发射极，三极管Q1的发射极同时经由电阻R3接地，三极管Q1的集电极连接二极管的阴极，基极经由电阻R2接地，同时基极连接电阻R1的一端，而电阻R1的另一端作为断开控制单元的输入端口连接处理器MCU的I/O口；

555时基芯片U1的3脚OUT经由电阻R7连接三极管Q2的基极，同时该基极经由电阻R8接地，三极管Q2的发射极接地，集电极经由电阻R9连接继电器电源VCC，同时三极管Q2集电极经由电阻R11连接三极管Q3的基极，三极管Q3的发射极连接继电器电源VCC，而集电极作为断开控制电路的输出端口连接磁保持继电器的复位线圈；

555时基芯片U1的4脚RESET连接二极管D1的阴极，5脚CONT经由电容C4接地，6脚THRES经由电容C5接地，同时6脚THRES还连接7脚DISCH,而7脚DISCH经由电阻R6连接二极管D1的阴极。

3.根据权利要求1所述的一种磁保持继电器控制电路，其特征在于：

所述闭合控制单元包括MOS管Q4、三极管Q5、三极管Q6和555时基芯片U2，其中，555时基芯片U2的1脚GND接地，8脚VDD连接控制电路电源VDD；

555时基芯片U2的2脚TRIG连接电阻R15后经由电阻R14连接控制电路电源VDD，555时基芯片U2的2脚TRIG连接电阻R15同时经由电容C7连接MOS管的漏极，漏极同时经由电阻R13连接控制电路电源VDD，MOS管Q4的源极接地，栅极经由电容C6接地，栅极还连接电阻R12的一端，而电阻R12的另一端作为闭合控制单元的输入端口连接处理器MCU的I/O口；

555时基芯片U2的3脚OUT经由电阻R17连接三极管Q5的基极，同时基极经由电阻R18接地，三极管Q5的发射极接地，集电极经由电阻R19连接继电器电源VCC，同时集电极还经由电阻R20连接三极管Q6的基极，三极管Q6的发射极连接继电器电源VCC，集电极作为闭合控制单元的输出端口连接磁保持继电器的置位线圈；

555时基芯片U2的4脚RESET连接控制电路电源VDD，5脚CONT经由电容C8接地，6脚经由电容C9接地，6脚经还连接7脚DISCH，而7脚DISCH同时经由电阻R16连接控制电路电源VDD。