CN207801953U - 一种bmc数据安全加速卡 - Google Patents
一种bmc数据安全加速卡 Download PDFInfo
- Publication number
- CN207801953U CN207801953U CN201820093623.1U CN201820093623U CN207801953U CN 207801953 U CN207801953 U CN 207801953U CN 201820093623 U CN201820093623 U CN 201820093623U CN 207801953 U CN207801953 U CN 207801953U
- Authority
- CN
- China
- Prior art keywords
- chip
- fpga
- power supply
- crypto
- bmc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000013078 crystal Substances 0.000 claims abstract description 8
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 230000000704 physical effect Effects 0.000 claims description 5
- 238000000034 method Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 4
- 230000003993 interaction Effects 0.000 description 3
- 101100217298 Mus musculus Aspm gene Proteins 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000009545 invasion Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
本实用新型公开了一种BMC数据安全加速卡，包括：FPGA芯片、密码芯片1、密码芯片2、FPGA配置芯片、随机数发生器、电源芯片1、电源芯片2、50MHz晶体振荡器、下载口K1、调试口K2；FPGA芯片通过IO总线分别与密码芯片1、密码芯片2、FPGA配置芯片、随机数发生器、下载口K1和调试口K2连接；所述电源芯片1、电源芯片2和随机数发生器均与5V电源连接，电源芯片1分别与密码芯片1、密码芯片2、FPGA配置芯片和FPGA芯片连接，电源芯片2与FPGA芯片连接；所述50MHz晶体振荡器与FPGA芯片连接，用于为FPGA芯片提供时钟输入，作为工作的时钟频率。
Description
技术领域
本实用新型涉及信息安全技术领域，更具体的说是涉及一种BMC数据安全加速卡。
背景技术
BMC是基板管理控制器，目前已广泛应用于服务器领域。BMC利用虚拟的键盘、界面、鼠标、电源等为服务器提供远程管理功能。用户利用BMC监视服务器的物理特征，如各部件的温度、电压、风扇工作状态、电源供应以及机箱入侵等。BMC作为服务器中相对独立的管理控制单元本身存在着安全风险，例如黑客等恶意人员可以入侵BMC，植入恶意代码、窃取重要信息、破坏数据的完整性，进而对服务器进行恶意攻击，甚至造成服务器的业务中断。因此，有必要加强对BMC中数据安全性的保护。
当前，用户利用BMC监视服务器的物理特征是通过调用内部的软件算法模块来实现的，如SHA1、RSA等模块，通过IIC接口实现数据的传输。但是，SHA1、RSA等算法模块是由软件算法实现的，运算速度慢，且消耗BMC的内存资源，另外采用软件算法安全强度低，数据容易被篡改和破坏，从而造成BMC的安全隐患。
实用新型内容
针对上述缺陷，本实用新型的目的在于提供了一种BMC数据安全加速卡，用于信息安全领域的服务器中，实现对BMC数据的安全性保护，包括对数据的机密性、完整性和合法性的保护，以及提高数据处理的速度。
本实用新型为实现上述目的，通过以下技术方案实现：一种BMC数据安全加速卡，包括：FPGA芯片、密码芯片1、密码芯片2、FPGA配置芯片、随机数发生器、电源芯片1、电源芯片2、50MHz晶体振荡器、下载口K1、调试口K2；FPGA芯片通过IO总线分别与密码芯片1、密码芯片2、FPGA配置芯片、随机数发生器、下载口K1和调试口K2连接；所述电源芯片1、电源芯片2和随机数发生器均与5V电源连接，电源芯片1分别与密码芯片1、密码芯片2、FPGA配置芯片和FPGA芯片连接，电源芯片2与FPGA芯片连接；所述50MHz晶体振荡器与FPGA芯片连接，用于为FPGA芯片提供时钟输入，作为工作的时钟频率。
进一步，所述FPGA芯片包括状态机控制器、RAM、ROM和eSPI总线物理接口，所述RAM为双端口RAM，RAM分别与状态机控制器和eSPI总线物理接口连接，所述状态机控制器用于密码芯片1的逻辑功能控制，运行国密SM1算法，并通过RAM对SM1算法加密数据进行缓存；所述状态机控制器用于密码芯片2的逻辑功能控制，进行国密SM2和SM3算法，通过ROM对SM2算法的签名值和密钥、SM3算法的摘要值数据进行存储；所述FPGA芯片通过eSPI总线物理接口与服务器的BMC连接。
进一步，所述FPGA芯片采用型号为EP3C25F256C8的IC器件。
进一步，所述FPGA配置芯片采用EPCS8芯片。
进一步，所述电源芯片1采用型号为TPS767D301的电源转换芯片，所述电源芯片1将5V电压转换为3.3V电压后分别与加密芯片1、加密芯片2和FPGA配置芯片连接；所述电源芯片1将5V电压转换为2.5V电压后与FPGA芯片的锁相环引脚连接。
进一步，所述电源芯片2采用型号为TPS54612PWP的电源转换芯片，所述电源芯片2将5V电压转换为1.2V电压后与FPGA芯片的内核电路连接。
进一步，所述下载口K1和调试口K2均为JTAG接口。
进一步，所述密码芯片1采用型号为SSX30-C的安全芯片。
进一步，所述密码芯片2采用型号为HSM2A的安全芯片。
对比现有技术，本实用新型的有益效果在于：本实用新型提供的BMC数据安全加速卡，利用密码技术保护了BMC数据的安全；通过FPGA芯片实现了对密码芯片的控制，实现了对数据机密性、完整性和合法性的保护。通过eSPI高速总线物理接口提高了数据传输速度。本实用新型通过eSPI总线物理接口与BMC进行连接，使用FPGA芯片作为控制单元，控制密码芯片实现国密SM1、SM2、和SM3密码算法，实现对数据的加密、签名和杂凑等运算，为BMC在数据交互过程中提供安全性的保障。
附图说明
图1是本实用新型的结构示意图。
具体实施方式
下面结合附图对本发明的具体实施方式做出说明。
如图1所示的一种BMC数据安全加速卡，一种BMC数据安全加速卡，包括：FPGA芯片、密码芯片1、密码芯片2、型号为EPCS8的FPGA配置芯片、随机数发生器、电源芯片1、电源芯片2、eSPI总线物理接口、50MHz晶体振荡器、下载口K1、调试口K2。该加速卡通过eSPI总线物理接口连接到服务器的BMC上。
FPGA芯片内部的eSPI接口硬件逻辑实现eSPI总线协议，从而使该加速卡通过eSPI总线物理接口连接到BMC，实现与BMC的数据交互。采用eSPI总线物理接口可以提高数据传输的速度，eSPI总线数据传输速率为40Mbps。
FPGA芯片是整个装置的控制核心，通过IO总线与密码芯片1、密码芯片2、FPGA配置芯片、随机数发生器进行连接，实现对密码芯片的控制、从FPGA配置芯片中读取配置信息、读取随机数发生器生成的随机数等操作。
密码芯片1（型号为SSX30-C）通过IO总线与FPGA芯片连接，实现数据的交互，在FPGA芯片内部通过状态机控制器实现对密码芯片1的逻辑功能控制，从而实现国密SM1算法，通过FPGA芯片的内部双端口RAM实现对SM1算法加密数据的缓存；
密码芯片2（型号为HSM2A）通过IO总线与FPGA芯片连接，实现数据的交互，在FPGA芯片内部通过状态机控制器实现对密码芯片2的逻辑功能控制，从而实现国密SM2和SM3算法，通过FPGA芯片的内部ROM实现对SM2算法的签名值和密钥、SM3算法的摘要值数据进行存储。
50MHz晶体振荡器与FPGA芯片连接，为FPGA芯片提供时钟输入，作为工作的时钟频率。
FPGA配置芯片与FPGA芯片连接，每次上电后FPGA芯片需要读取FPGA配置芯片里的程序进行芯片的配置与初始化。
随机数发生器与FPGA芯片连接，用于为FPGA芯片产生真随机数序列，用于会话密钥、装置密钥的生成以及初始向量的设置。
下载口K1和调试口K2均与FPGA芯片连接，下载口K1和调试口K2均为JTAG接口，下载口K1通过下载线USB ByteBlasterII与外部主机连接，外部主机通过FPGA芯片将FPGA配置程序写入FPGA配置芯片；调试口K2也通过下载线USB ByteBlasterII与外部主机连接，在板卡调试过程中将程序下载至FPGA芯片中。通过FPGA芯片自带的嵌入式逻辑分析仪SignalTap，可以在外接显示器上清楚的显示各信号的时序波形，从而方便了程序的修改和调试。
电源芯片1采用型号为TPS767D301的电源转换芯片，用于将5V输入电压转换为两路3.3V和2.5V电压，分别供给FPGA芯片的I/O引脚和锁相环引脚。另外3.3V电压也供给加密芯片1、加密芯片2和FPGA配置芯片使用。
电源芯片2采用型号为TPS54612PWP的电源转换芯片用于将5V输入电压转换为一路1.2V电压，供FPGA芯片的内核电路使用。
结合附图和具体实施例，对本发明作进一步说明。应理解，这些实施例仅用于说明本发明而不用于限制本发明的范围。此外应理解，在阅读了本发明讲授的内容之后，本领域技术人员可以对本发明作各种改动或修改，这些等价形式同样落于本申请所限定的范围。
Claims (9)
1.一种BMC数据安全加速卡，其特征在于：包括：FPGA芯片、密码芯片1、密码芯片2、FPGA配置芯片、随机数发生器、电源芯片1、电源芯片2、50MHz晶体振荡器、下载口K1、调试口K2；FPGA芯片通过IO总线分别与密码芯片1、密码芯片2、FPGA配置芯片、随机数发生器、下载口K1和调试口K2连接；
所述电源芯片1、电源芯片2和随机数发生器均与5V电源连接，电源芯片1分别与密码芯片1、密码芯片2、FPGA配置芯片和FPGA芯片连接，电源芯片2与FPGA芯片连接；
所述50MHz晶体振荡器与FPGA芯片连接，用于为FPGA芯片提供时钟输入，作为工作的时钟频率。
2.根据权利要求1所述的BMC数据安全加速卡，其特征在于：所述FPGA芯片包括状态机控制器、RAM、ROM和eSPI总线物理接口，所述RAM为双端口RAM，RAM分别与状态机控制器和eSPI总线物理接口连接，所述状态机控制器用于密码芯片1的逻辑功能控制，运行国密SM1算法，并通过RAM对SM1算法加密数据进行缓存；所述状态机控制器用于密码芯片2的逻辑功能控制，进行国密SM2和SM3算法，通过ROM对国密SM2算法的签名值和密钥、国密SM3算法的摘要值数据进行存储；所述FPGA芯片通过eSPI总线物理接口与服务器的BMC连接。
3.根据权利要求2所述的BMC数据安全加速卡，其特征在于：所述FPGA芯片采用型号为EP3C25F256C8的IC器件。
4.根据权利要求2所述的BMC数据安全加速卡，其特征在于：所述FPGA配置芯片采用EPCS8芯片。
5.根据权利要求2所述的BMC数据安全加速卡，其特征在于：所述电源芯片1采用型号为TPS767D301的电源转换芯片，所述电源芯片1将5V电压转换为3.3V电压后分别与加密芯片1、加密芯片2和FPGA配置芯片连接；所述电源芯片1将5V电压转换为2.5V电压后与FPGA芯片的锁相环引脚连接。
6.根据权利要求2所述的BMC数据安全加速卡，其特征在于：所述电源芯片2采用型号为TPS54612PWP的电源转换芯片，所述电源芯片2将5V电压转换为1.2V电压后与FPGA芯片的内核电路连接。
7.根据权利要求2所述的BMC数据安全加速卡，其特征在于：所述下载口K1和调试口K2均为JTAG接口。
8.根据权利要求2所述的BMC数据安全加速卡，其特征在于：所述密码芯片1采用型号为SSX30-C的安全芯片。
9.根据权利要求2所述的BMC数据安全加速卡，其特征在于：所述密码芯片2采用型号为HSM2A的安全芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201820093623.1U CN207801953U (zh) | 2018-01-19 | 2018-01-19 | 一种bmc数据安全加速卡 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201820093623.1U CN207801953U (zh) | 2018-01-19 | 2018-01-19 | 一种bmc数据安全加速卡 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN207801953U true CN207801953U (zh) | 2018-08-31 |
Family
ID=63272739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201820093623.1U Active CN207801953U (zh) | 2018-01-19 | 2018-01-19 | 一种bmc数据安全加速卡 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN207801953U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111797439A (zh) * | 2020-05-18 | 2020-10-20 | 联想企业解决方案(新加坡)有限公司 | 提供虚拟装置的方法和设备 |
-
2018
- 2018-01-19 CN CN201820093623.1U patent/CN207801953U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111797439A (zh) * | 2020-05-18 | 2020-10-20 | 联想企业解决方案(新加坡)有限公司 | 提供虚拟装置的方法和设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Zhao et al. | Providing root of trust for ARM TrustZone using on-chip SRAM | |
| CN107408175B (zh) | 用于自加密驱动的挑战响应认证 | |
| US8645716B1 (en) | Method and apparatus for overwriting an encryption key of a media drive | |
| US7082539B1 (en) | Information processing apparatus | |
| US8683215B2 (en) | Programmable security platform | |
| US7577852B2 (en) | Microprocessor, a node terminal, a computer system and a program execution proving method | |
| KR20140019599A (ko) | 데이터의 안전한 저장을 위한 키 관리 방법 및 그 장치 | |
| CN108280035A (zh) | 安全引导定序器和安全引导设备 | |
| CN113420309B (zh) | 基于国密算法的轻量化数据保护系统 | |
| CN109818745A (zh) | 物联网信息安全芯片 | |
| CN111538479A (zh) | 开标过程中的随机参数生成方法及装置 | |
| WO2023240866A1 (zh) | 密码卡及其根密钥保护方法、计算机可读存储介质 | |
| CN111783078A (zh) | Android平台安全芯片控制系统 | |
| CN111339569A (zh) | 区块链数据处理方法、装置、电子设备和介质 | |
| CN207801953U (zh) | 一种bmc数据安全加速卡 | |
| Fischer et al. | An open-source multi-FPGA modular system for fair benchmarking of true random number generators | |
| CN103346883A (zh) | 一种初始化电子签名工具的方法及装置 | |
| US9780949B2 (en) | Data processing device and method for protecting a data processing device against tampering | |
| CN110032897A (zh) | 一种多核处理器及其基于时间约束的故障攻击方法 | |
| CN107070658B (zh) | 一种系统加密认证机制的改进方法 | |
| CN201917913U (zh) | 一种加密ic模块 | |
| KR101214899B1 (ko) | 유에스비 보안장치 및 그 보안 방법 | |
| CN114499859A (zh) | 密码验证方法、装置、设备及存储介质 | |
| CN203941522U (zh) | 一种国家商用密码算法的测试装置 | |
| CN204904277U (zh) | 一种智能动态双加密锁Ukey |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |