CN207731271U - 一种基于fpga的动态重构平台框架系统 - Google Patents

一种基于fpga的动态重构平台框架系统 Download PDF

Info

Publication number
CN207731271U
CN207731271U CN201820182420.XU CN201820182420U CN207731271U CN 207731271 U CN207731271 U CN 207731271U CN 201820182420 U CN201820182420 U CN 201820182420U CN 207731271 U CN207731271 U CN 207731271U
Authority
CN
China
Prior art keywords
kernel
unit
fpga
layer
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201820182420.XU
Other languages
English (en)
Inventor
杨峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dongguan Hengchuang Intelligent Technology Co., Ltd.
Original Assignee
Guangzhou Hengchuang Smart Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Hengchuang Smart Technology Co Ltd filed Critical Guangzhou Hengchuang Smart Technology Co Ltd
Priority to CN201820182420.XU priority Critical patent/CN207731271U/zh
Application granted granted Critical
Publication of CN207731271U publication Critical patent/CN207731271U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Stored Programmes (AREA)

Abstract

本实用新型提供一种基于FPGA的动态重构平台框架系统,包括框架,所述框架包括依次设置的硬件层、操作系统层以及应用层,硬件层包括第一电路板、设置于第一电路板上的通用处理单元和IP核;操作系统层包括第二电路板、设置于第二电路板上的IP核驱动单元以及服务单元,IP核驱动单元与IP核相连;应用层包括接收单元和程序编码单元。框架集所述硬件层、操作系统层以及应用层于一体,IP核驱动单元提供了控制所述IP核的接口。基于FPGA的动态重构平台框架系统通过IP核驱动单元对IP核上进行驱动,只需要改变所述IP核驱动单元的指令,而不需要改变所述框架,即可实现任务的执行,灵活性高,在保持基于硬件方法的执行速度上,适用性更强。

Description

一种基于FPGA的动态重构平台框架系统
技术领域
本实用新型涉及动态重构平台技术领域,尤其涉及一种基于FPGA的动态重构平台框架系统。
背景技术
可重构计算是具备设计后芯片定制能力和能在很大程度上实现软件算法到硬件计算设备空间映射特点的计算机组织结构。作为一种新型的数字电路设计概念,可重构计算兼容了硬件计算速度快和软件设计的灵活性等特点。
现有的可重构计算平台是硬布线技术,专用集成电路或者一组独立的部件所形成的的板级解决方案,此方案电路制作完成,则无法改变,当任务发生变化时,需要重新设计整个电路,成本较高。
实用新型内容
本实用新型所解决的技术问题在于提供一种基于FPGA的动态重构平台框架系统,包括框架,所述框架包括依次设置的硬件层、操作系统层以及应用层,所述硬件层、所述操作系统层以及所述应用层信号连接;所述硬件层包括第一电路板、设置于所述第一电路板上的通用处理单元和与所述通用处理单元相连的IP核;所述操作系统层包括第二电路板、设置于所述第二电路板上的IP核驱动单元以及服务单元,所述IP核驱动单元与所述IP核相连;所述应用层包括接收单元和与所述接收单元相连的程序编码单元。
更进一步的,所述基于FPGA的动态重构平台框架系统还包括将所述框架包覆的外壳,所述外壳上设置有与所述应用层相连的输入接口。
更进一步的,所述通用处理单元和所述IP核通过设置于所述第一电路板上的总线相连。
更进一步的,所述服务单元包括任务调度模块和与所述任务调度模块相连的资源管理模块。
更进一步的,所述第一电路板上设置有无线通讯单元。
本实用新型的基于FPGA的动态重构平台框架系统,所述框架集所述硬件层、所述操作系统层以及所述应用层于一体,所述操作系统层的IP核驱动单元提供了控制所述IP核的接口,所述服务单元是操作系统中对可重构资源管理及使用的主要部分,具体包括所述任务调度模块和资源管理模块,所述任务调度模块负责任务的优先级处理、任务的调度方式、任务状态控制等。所述基于FPGA的动态重构平台框架系统可以通过所述IP核驱动单元对所述IP核上进行驱动,当任务发生变化时,只需要改变所述IP核驱动单元的指令,而不需要改变所述框架,灵活性高,在保持基于硬件方法的执行速度上,可以根据任务改变指令即可实现任务的执行,适用性更强。
附图说明
图1为本实用新型的基于FPGA的动态重构平台框架系统的示意图;
图2为本实用新型的基于FPGA的动态重构平台框架系统的服务单元的示意图;
图中标记为:框架10,硬件层1,第一电路板11,通用处理单元12,IP核13,总线14,无线通讯单元15,操作系统层2,第二电路板21,IP核驱动单元22,服务单元23,任务调度模块231,资源管理模块232,应用层3,接收单元31,程序编码单元32,输入接口33,外壳4。
具体实施方式
下面详细描述本实用新型的实施方式,所述实施方式的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,旨在用于解释本实用新型,而不能理解为对本实用新型的限制。
如图1及图2所示,本实用新型提供一种基于FPGA的动态重构平台框架系统,包括框架10,所述框架10包括依次设置的硬件层1、操作系统层2以及应用层3,所述硬件层1、所述操作系统层2以及所述应用层3信号连接;所述硬件层1包括第一电路板11、设置于所述第一电路板11上的通用处理单元12和与所述通用处理单元12相连的IP核13;所述操作系统层2包括第二电路板21、设置于所述第二电路板21上的IP核驱动单元22以及服务单元23,所述IP核驱动单元22与所述IP核13相连;所述应用层3包括接收单元31和与所述接收单元31相连的程序编码单元32;所述服务单元23包括任务调度模块231和与所述任务调度模块231相连的资源管理模块232。所述框架10集所述硬件层1、所述操作系统层2以及所述应用层3于一体,所述操作系统层的IP核驱动单元22提供了控制所述IP核13的接口,所述服务单元23是操作系统中对可重构资源管理及使用的主要部分,具体包括所述任务调度模块231和资源管理模块232,所述任务调度模块231负责任务的优先级处理、任务的调度方式、任务状态控制等。所述基于FPGA的动态重构平台框架系统可以通过所述IP核驱动单元22对所述IP核上进行驱动,当任务发生变化时,只需要改变所述IP核驱动单元22的指令,而不需要改变所述框架1,灵活性高,在保持基于硬件方法的执行速度上,可以根据任务改变指令即可实现任务的执行,适用性更强。
所述基于FPGA的动态重构平台框架系统还包括将所述框架包覆的外壳4,所述外壳4上设置有与所述应用层3相连的输入接口33。所述外壳4对所述框架10起保护的作用,所述输入接口33方便指令的输入或者导入,操作方便。
所述通用处理单元12和所述IP核13通过设置于所述第一电路板11上的总线14相连。这样的方式,连接方便,信号传输稳定可靠。
所述第一电路板11上设置有无线通讯单元15;所述无线通讯单元15可用于与控制终端实时通讯,便于控制终端实时监控所述基于FPGA的动态重构平台框架系统的运行状态。
本实用新型的基于FPGA的动态重构平台框架系统,所述框架10集所述硬件层1、所述操作系统层2以及所述应用层3于一体,所述操作系统层的IP核驱动单元22提供了控制所述IP核13的接口,所述服务单元23是操作系统中对可重构资源管理及使用的主要部分,具体包括所述任务调度模块231和资源管理模块232,所述任务调度模块231负责任务的优先级处理、任务的调度方式、任务状态控制等。所述基于FPGA的动态重构平台框架系统可以通过所述IP核驱动单元22对所述IP核上进行驱动,当任务发生变化时,只需要改变所述IP核驱动单元22的指令,而不需要改变所述框架1,灵活性高,在保持基于硬件方法的执行速度上,可以根据任务改变指令即可实现任务的执行,适用性更强。
以上所述,仅是本实用新型的最佳实施例而已,并非对本实用新型作任何形式上的限制,任何熟悉本领域的技术人员,在不脱离本实用新型技术方案范围情况下,利用上述揭示的方法内容对本实用新型技术方案做出许多可能的变动和修饰,均属于权利要求保护的范围。

Claims (5)

1.一种基于FPGA的动态重构平台框架系统,其特征在于:包括框架,所述框架包括依次设置的硬件层、操作系统层以及应用层,所述硬件层、所述操作系统层以及所述应用层信号连接;所述硬件层包括第一电路板、设置于所述第一电路板上的通用处理单元和与所述通用处理单元相连的IP核;所述操作系统层包括第二电路板、设置于所述第二电路板上的IP核驱动单元以及服务单元,所述IP核驱动单元与所述IP核相连;所述应用层包括接收单元和与所述接收单元相连的程序编码单元。
2.如权利要求1所述的基于FPGA的动态重构平台框架系统,其特征在于:所述基于FPGA的动态重构平台框架系统还包括将所述框架包覆的外壳,所述外壳上设置有与所述应用层相连的输入接口。
3.如权利要求1所述的基于FPGA的动态重构平台框架系统,其特征在于:所述通用处理单元和所述IP核通过设置于所述第一电路板上的总线相连。
4.如权利要求1所述的基于FPGA的动态重构平台框架系统,其特征在于:所述服务单元包括任务调度模块和与所述任务调度模块相连的资源管理模块。
5.如权利要求1所述的基于FPGA的动态重构平台框架系统,其特征在于:所述第一电路板上设置有无线通讯单元。
CN201820182420.XU 2018-02-01 2018-02-01 一种基于fpga的动态重构平台框架系统 Active CN207731271U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201820182420.XU CN207731271U (zh) 2018-02-01 2018-02-01 一种基于fpga的动态重构平台框架系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201820182420.XU CN207731271U (zh) 2018-02-01 2018-02-01 一种基于fpga的动态重构平台框架系统

Publications (1)

Publication Number Publication Date
CN207731271U true CN207731271U (zh) 2018-08-14

Family

ID=63081285

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201820182420.XU Active CN207731271U (zh) 2018-02-01 2018-02-01 一种基于fpga的动态重构平台框架系统

Country Status (1)

Country Link
CN (1) CN207731271U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109710564A (zh) * 2018-11-27 2019-05-03 上海航天电子通讯设备研究所 基于vdes通信机的大型fpga配置程序无线重构系统
CN112506087A (zh) * 2019-09-16 2021-03-16 阿里巴巴集团控股有限公司 Fpga加速系统和方法、电子设备以及计算机可读存储介质

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109710564A (zh) * 2018-11-27 2019-05-03 上海航天电子通讯设备研究所 基于vdes通信机的大型fpga配置程序无线重构系统
CN112506087A (zh) * 2019-09-16 2021-03-16 阿里巴巴集团控股有限公司 Fpga加速系统和方法、电子设备以及计算机可读存储介质

Similar Documents

Publication Publication Date Title
CN106373249B (zh) 叫号装置、银行网点的多渠道排队的方法以及系统
CN109359031B (zh) 多设备应用程序测试方法、装置、服务器及存储介质
CN207731271U (zh) 一种基于fpga的动态重构平台框架系统
CN103076849B (zh) 可重构微服务器系统
CN102781119B (zh) 无线泛在网络应用终端系统及软件组件应用进程管理方法
CN105183452A (zh) 一种用于配电设备监测基于Spring AOP的远程规约服务中间件
CN111866084A (zh) 基于容器的边缘物联代理装置
CN109634673A (zh) 星载电子系统管理控制设备
CN103685540A (zh) 基于云计算的任务分解复合方法
CN101441510A (zh) 一种实现多处理器处理信息的方法和终端
CN107943732A (zh) 一种基于国产化fpga器件实现1553b总线模块
CN105045761B (zh) 一种数据中心的高速并行处理架构
CN109857190A (zh) 一种时钟信号处理方法、装置、设备及可读存储介质
CN201805448U (zh) 公众移动多媒体数字物联导览系统
CN106533457B (zh) 一种无线通信综合系统及其实现方法
CN117148819A (zh) 一种宇航产品在轨仿真测试平台
CN115617407A (zh) 一种嵌入式操作系统的硬件驱动方法
CN110096474A (zh) 一种基于可重构计算的高性能弹性计算架构及方法
CN115373826A (zh) 一种基于云计算的任务调度方法及装置
CN111090430B (zh) 一种嵌入式系统下的应用软件开发系统
CN103150952A (zh) 可重构的eda实验平台
CN206573894U (zh) 主控芯片
CN201465098U (zh) 一种多通道交叉的dma
CN107018160A (zh) 一种基于层次化的制造资源和云化方法
CN110187982A (zh) 订阅消息的方法及终端设备

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20191031

Address after: Room 1106, Building A, Longyi Zhigu, No. 5 Xincheng Avenue, Songshan Lake Hi-tech Industrial Development Zone, Dongguan City, Guangdong Province, 523000

Patentee after: Dongguan Hengchuang Intelligent Technology Co., Ltd.

Address before: 510705 Kefeng Road, Guangzhou High-tech Industrial Development Zone, Guangdong Province, No. 31, self-compiled a G1 Building A220 South China New Material Innovation Park, seriously damaged space office card No. 68

Patentee before: Guangzhou HENGCHUANG Smart Technology Co. Ltd.