CN207543228U - 一种c波段双集成锁相器扩展型四输出全频降频器 - Google Patents

Abstract

本实用新型公开了一种C波段双集成锁相器扩展型四输出全频降频器，包括PLL锁相环芯片IC1、PLL锁相环芯片IC2、MOS管Q1和MOS管Q3，所述MOS管Q1的栅极连接电阻R3和水平极化探针H。本实用新型采用锁相环微波振荡原理，完全替代了传统Dielectric Resonator Oscillator的介质谐振振荡方式。进一步保证产品在通讯协议中对卫星降频器的重要指标；射频输入频率为3.4GHz——4.2GHz、本振频率为5.15GHz，根据通讯协议;（中频=本振‑射频）得出中频是950MHz——1750MHz，使用户可接收到非常稳定的、并保证高信号强度、及高画面度的全频段卫星电视节目。

Description

一种C波段双集成锁相器扩展型四输出全频降频器

技术领域

本实用新型涉及一种降频器，具体是一种C波段双集成锁相器扩展型四输出全频降频器。

背景技术

随着科技和生活的发展，通讯的传递也越来越普及，家庭中收看卫星电视。

比例也越来越高。其中，降频器是收看卫星电视所必备的装置，但目前市面上C-波段降频器的产品其防噪声抗干扰的能力、以及输出功能方面，已经越来越不能满足客户的需求；

随着卫星电视的普及、对于一个LNBF仅能供单一用户端收看全频段电视节目、已经越来越不能满足客户需求了；工业技术在不断的进步、近年来市场竞争愈来愈激烈的情况下、制造成本、及设计成本对于企业来说、愈来愈面临着考验。

受限于传统卫星降频器的设计结构，当用户使用卫星电视接收机接收这950MHz-2050MHz中频信道卫星电视节目时，一个卫星降频器就只能供一个用户使用；(单端口输出俗称:单头输出)，如果想要达成多一个卫星降频器可供多用户共享，目前市场上常用的有两种方式；一、使用一个多头输出的卫星降频器、例如:双输出、四输出、八输出等(图一)。二是使用多路开关接线盒串并接方式达成、但成本很高。(图二)。但无论是哪种方式都是比较耗费装置成本(双输出、四输出、八输出等卫星降频器的价格倍增于单输出的卫星降频器)以及开关采购、架设成本高(多条同轴电缆线由户外穿越建筑物连接进室内客厅或房间)，其中同轴电缆线的连接就是非常繁琐的枝节。

实用新型内容

本实用新型的目的在于提供一种C波段双集成锁相器扩展型四输出全频降频器，以解决上述背景技术中提出的问题。

为实现上述目的，本实用新型提供如下技术方案：

一种C波段双集成锁相器扩展型四输出全频降频器，包括PLL锁相环芯片IC1、PLL锁相环芯片IC2、MOS管Q1和MOS管Q3，所述MOS管Q1的栅极连接电阻R3和水平极化探针H，MOS管Q1的漏极连接电阻R1和电容C3，电容C3的另一端连接电阻R4和MOS管Q2的栅极，MOS管Q2的漏极连接电阻R2和电容C4，电阻R1的另一端连接电容C1、电容C2和电阻R2，电容C4的另一端连接电容C5，电容C5的另一端连接PLL锁相环芯片IC1的脚RFin，PLL锁相环芯片IC1的脚XTAL1连接电机SMD1，PLL锁相环芯片IC1的脚XTAL2连接电机SMD1的另一端，PLL锁相环芯片IC1的脚9连接电阻R6，PLL锁相环芯片IC1的脚10连接电阻R5，PLL锁相环芯片IC1的脚IF连接电容C6，电容C6的另一端连接电容C7和电容C8，电容C8的另一端连接电容C11和电阻R9，所述MOS管Q3的栅极连接电阻R10和垂直极化探针V，MOS管Q3的漏极连接电阻R7和电容C12，电容C12的另一端连接电阻R11和MOS管Q4的栅极，MOS管Q4的漏极连接电阻R8和电容C13，电阻R8的另一端连接电容C9、电容C10和电阻R8，电容C13的另一端连接电容C14，电容C14的另一端连接PLL锁相环芯片IC2的脚RFin，PLL锁相环芯片IC2的脚XTAL1连接电机SMD2，PLL锁相环芯片IC2的脚XTAL2连接电机SMD2的另一端，PLL锁相环芯片IC2的脚9连接电阻R13，PLL锁相环芯片IC2的脚10连接电阻R12，PLL锁相环芯片IC2的脚IF连接电容C17，电容C17的另一端连接电容C16和电容C15，电容C15的另一端连接电容C11的另一端和电阻R9的另一端。

作为本实用新型的优选方案：所述PLL锁相环芯片IC1和IC2的型号均为RDA3570。

与现有技术相比，本实用新型的有益效果是：1；本实专利项目采用；高集成锁相回路的振荡方式；由鉴相器、环路滤波、压控振荡器、倍频运算等构成稳定的本振系统；解决了传统介质振荡方式的频率不稳定、及高低温环境中频率变化大的现象；在生产制程中省去了人工调试的工序、节省人力成本及提高产品良率。（传统架构需要用两个介质体、配合两个金属谐振罩、弊端：谐振要求高、频率不稳定、需要人工调节频率；占用空间等）

2；C-波段双集成锁相器扩展型四输出降频器使用了；高窄频梳状式微带线路异频带通滤波器、搭配两颗独立的锁相集成芯片;RDA3570设计输出差频为600MHz、的双本振频率：5150MHz、和5750MHz；内部混频后经多级低成本、高效的微带传输线及LC进行滤波；再经平滑式微带抑制电路、将电路反射系数降到最低。与市售产品相比-具备了较高的饱和容忍度、较低的饱和失真。

3：由于本机振荡器采用独立式的集成锁相器、使得本振之间的干扰降到最低（克服传统设计、其本振之间的相互干扰及信号共振产生一次、或多次倍频问题）。

4：本专利还采用；新型C-MOS-FET器件（CK8513）/利用其电气特性、新设计的0V压或正偏置电压的低噪声之放大电路、（现市面上的FET电路运用均需要另设计一组振荡式负压产生电路）、极大程度上降低了成本、及材料损耗。

5：采用信号通道与电源通道共路之设计、将四路用户端拓展源整合在主板上；产品分四个可拓展端口(也可直接四个客户端使用）；每个端口均设计有微带式高隔离功分器、可各自拓展、互不干扰

6：采用本振频率的切换方式替代电压切换模式的新设计（实现了无需配置Multiswitches开关即可进行客户端扩展）。

附图说明

图1为现有技术1的工作示意图。

图2为现有技术2的工作示意图。

图3为本实用新型的工作示意图。

图4为本实用新型的结构原理图。

图5为本实用新型的电路原理图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

请参阅图1-5，本实用新型实施例中，一种C波段双集成锁相器扩展型四输出全频降频器，包括PLL锁相环芯片IC1、PLL锁相环芯片IC2、MOS管Q1和MOS管Q3，所述MOS管Q1的栅极连接电阻R3和水平极化探针H，MOS管Q1的漏极连接电阻R1和电容C3，电容C3的另一端连接电阻R4和MOS管Q2的栅极，MOS管Q2的漏极连接电阻R2和电容C4，电阻R1的另一端连接电容C1、电容C2和电阻R2，电容C4的另一端连接电容C5，电容C5的另一端连接PLL锁相环芯片IC1的脚RFin，PLL锁相环芯片IC1的脚XTAL1连接电机SMD1，PLL锁相环芯片IC1的脚XTAL2连接电机SMD1的另一端，PLL锁相环芯片IC1的脚9连接电阻R6，PLL锁相环芯片IC1的脚10连接电阻R5，PLL锁相环芯片IC1的脚IF连接电容C6，电容C6的另一端连接电容C7和电容C8，电容C8的另一端连接电容C11和电阻R9，所述MOS管Q3的栅极连接电阻R10和垂直极化探针V，MOS管Q3的漏极连接电阻R7和电容C12，电容C12的另一端连接电阻R11和MOS管Q4的栅极，MOS管Q4的漏极连接电阻R8和电容C13，电阻R8的另一端连接电容C9、电容C10和电阻R8，电容C13的另一端连接电容C14，电容C14的另一端连接PLL锁相环芯片IC2的脚RFin，PLL锁相环芯片IC2的脚XTAL1连接电机SMD2，PLL锁相环芯片IC2的脚XTAL2连接电机SMD2的另一端，PLL锁相环芯片IC2的脚9连接电阻R13，PLL锁相环芯片IC2的脚10连接电阻R12，PLL锁相环芯片IC2的脚IF连接电容C17，电容C17的另一端连接电容C16和电容C15，电容C15的另一端连接电容C11的另一端和电阻R9的另一端。

PLL锁相环芯片IC1和IC2的型号均为RDA3570。

本实用新型的工作原理是：如图4所示，卫星电视信号信经LNB一体化主体接收、通过波导管将通讯协定频带为3.4GHz——4.2GHz卫星电视信号完整的导入；经金属结构进行滤波将（3.4GHz之前、4.2GHz之后的频率）进行抑制及滤除。信号经水平极化、或垂直极化两种模式进行接收；由一级放大、二级放大、微带高通滤波、集成锁相器、窄波异频抑制电路、微带双工器；多路功分器架，H/水平极化定位为本振5150MHz、V/垂直极化定位为：5750MHz、用本振频率来定位极化的接收。

当用户收看H/极化节目时、接收机设备自动侦测LNB;5150MHz本振信号，当得到的解调信号一致时；接收机将解调出完整的H/极化的卫星电视节目。

当用户收看V/极化节目时、接收机设备自动侦测LNB;5750MHz本振信号，当得到的解调信号一致时；接收机将解调出完整的V/极化的卫星电视节目;接收到高清晰画质。

如图5所示，卫星信号经H/水平极化探针接收、输入到第一级MOS-FET（CKRF8513）Q1进行低噪声放大、其VGS由R4对地进行阻抗匹配及侦测；VDS电压经C1滤波后由压降电阻R1提供+2V电压。经放大后的信号有C3耦合到Q2、再次进行放大。二次放大后的信号经耦合电容C4输出至微带高通滤波将带外信号滤除；由C3耦合到集成锁相器进行倍频运算比较、得到本振5150MHz；经内部混频、二次放大后输出950MHz—1450MHZ的中频信号;经C6输出。由C7/C8等构成的微带窄波异频滤除电路再次滤波输出。

V/垂直极化探针接收、输入到第一级MOS-FET（CKRF8513）Q3进行低噪声放大、其VGS由R10对地进行阻抗匹配及侦测；VDS电压经C9滤波后由压降电阻R6提供+2V电压。经放大后的信号有C13耦合到Q4、再次进行放大。二次放大后的信号经耦合电容C13输出至微带高通滤波将带外信号滤除；由C14耦合到集成锁相器进行倍频运算比较、得到本振5750MHz；经内部混频、二次放大后输出1550MHz—2050MHZ的中频信号;经C17输出。由C15/C16等构成的微带窄波异频滤除电路再次滤波输出。

V/H两组信号最后经C11/R9构成的双工器对进行整合；再由微一分二微带功分加二分四制式、输出四路可拓展客户端。

Claims (2)

1.一种C波段双集成锁相器扩展型四输出全频降频器，包括PLL锁相环芯片IC1、PLL锁相环芯片IC2、MOS管Q1和MOS管Q3，其特征在于，所述MOS管Q1的栅极连接电阻R3和水平极化探针H，MOS管Q1的漏极连接电阻R1和电容C3，电容C3的另一端连接电阻R4和MOS管Q2的栅极，MOS管Q2的漏极连接电阻R2和电容C4，电阻R1的另一端连接电容C1、电容C2和电阻R2，电容C4的另一端连接电容C5，电容C5的另一端连接PLL锁相环芯片IC1的脚RFin，PLL锁相环芯片IC1的脚XTAL1连接电机SMD1，PLL锁相环芯片IC1的脚XTAL2连接电机SMD1的另一端，PLL锁相环芯片IC1的脚9连接电阻R6，PLL锁相环芯片IC1的脚10连接电阻R5，PLL锁相环芯片IC1的脚IF连接电容C6，电容C6的另一端连接电容C7和电容C8，电容C8的另一端连接电容C11和电阻R9，所述MOS管Q3的栅极连接电阻R10和垂直极化探针V，MOS管Q3的漏极连接电阻R7和电容C12，电容C12的另一端连接电阻R11和MOS管Q4的栅极，MOS管Q4的漏极连接电阻R8和电容C13，电阻R8的另一端连接电容C9、电容C10和电阻R8，电容C13的另一端连接电容C14，电容C14的另一端连接PLL锁相环芯片IC2的脚RFin，PLL锁相环芯片IC2的脚XTAL1连接电机SMD2，PLL锁相环芯片IC2的脚XTAL2连接电机SMD2的另一端，PLL锁相环芯片IC2的脚9连接电阻R13，PLL锁相环芯片IC2的脚10连接电阻R12，PLL锁相环芯片IC2的脚IF连接电容C17，电容C17的另一端连接电容C16和电容C15，电容C15的另一端连接电容C11的另一端和电阻R9的另一端。

2.根据权利要求1所述的C波段双集成锁相器扩展型四输出全频降频器，其特征在于，所述PLL锁相环芯片IC1和IC2的型号均为RDA3570。