CN207380176U - 一种行波-阻抗综合测距校验装置 - Google Patents

Abstract

本实用新型实施例公开了一种行波‑阻抗综合测距校验装置，本实用新型通过FPGA模块的电流信号输出端和电压信号输出端分别与第一D/A转换模块和第二D/A转换模块的连接，使得本装置既能输出高频电流信号进行行波测距法校验，又能输出低频电压信号和低频电流信号进行阻抗测距法校验，解决了由于当前的行波测距校验装置无法输出低频电压信号，无法对现有结合了阻抗测距技术的行波综合测距技术进行校验，需要通过更换校验装置才能完成一个完整的校验过程，导致的行波综合测距校验的工序繁琐的技术问题。

Description

一种行波-阻抗综合测距校验装置

技术领域

本实用新型涉及输电线路故障测距装置校验领域，尤其涉及一种行波-阻抗综合测距校验装置。

背景技术

行波综合测距技术是集阻抗法测距和行波法测距于一体的一种全新的测距技术，此技术结合了阻抗法测距可靠性高的优点和行波法测距精度高的优点。

目前行波综合测距技术已经广泛运用到高压输电线路故障测距领域中，但是现有的测距校验技术却无法满足行波综合测距技术的校验要求，常规的阻抗法测距的校验需要通过继电保护仪输出低频电压、电流信号进行校验，而行波法测距的校验需要通过特定的行波测距校验装置，输出高频电流信号，由于现有的行波测距校验装置只能输出电流信号，无法输出电压信号，因此，目前在进行对行波综合测距系统的校验时，需要分别对行波综合测距系统的阻抗法测距单元和行波法测距单元进行校验，使得每次对不同的测距法进行校验时都需要更换与其相应的校验装置，导致了行波综合测距校验的工序繁琐的技术问题。

实用新型内容

本实用新型提供了一种行波-阻抗综合测距校验装置，解决了目前在进行对行波综合测距系统的校验时，需要分别对行波综合测距系统的阻抗法测距单元和行波法测距单元进行校验，不同的测距法校验需要更换与其相应的校验装置，导致了行波综合测距校验的工序繁琐的技术问题。

本实用新型提供了一种行波-阻抗综合测距校验装置，包括：FPGA模块、第一D/A转换模块、第二D/A转换模块和微处理器模块；

所述微处理器模块的第一输出端与所述FPGA模块的第一输入端通信连接；

所述FPGA模块的电流信号输出端与所述第一D/A转换模块的输入端通信连接；

所述FPGA模块的电压信号输出端与所述第二D/A转换模块的输入端通信连接。

优选地，还包括：上位机；

所述上位机的输出端和所述微处理器模块的输入端通信连接。

优选地，还包括：GPS脉冲信号发生模块和GPS信号接收模块；

所述GPS脉冲信号发生模块的输出端与所述FPGA模块的第二输入端通信连接；

所述GPS信号接收模块的输出端通过光电隔离模块与GPS脉冲信号发生模块的输入端通信连接。

优选地，还包括：B码信号发送模块和B码信号接收模块；

所述B码信号发送模块的输入端与所述FPGA模块的第三输出端通信连接；

所述B码信号接收模块的输出端与所述FPGA模块的第三输入端通信连接。

优选地，所述B码信号发送模块具体包括：电B码发送子模块和光B码发送子模块；

所述B码信号接收模块具体包括：电B码接收子模块和光B码接收子模块；

所述FPGA模块的第三输入端具体包括：第三电输入端和第三光输入端；

所述FPGA模块的第三输出端具体包括：第三电输出端和第三光输出端；

所述电B码发送子模块的输入端与所述FPGA模块的第三电输出端通信连接；

所述光B码发送子模块的输入端与所述FPGA模块的第三光输出端通信连接；

所述电B码接收子模块的输出端通过光电隔离模块与所述FPGA模块的第三电输入端通信连接；

所述光B码接收子模块的输出端通过光电隔离模块与所述FPGA模块的第三光输出端通信连接。

优选地，还包括：第一存储模块；

所述第一存储模块与所述微处理器模块的第二输出端通信连接。

优选地，还包括：第二存储模块；

所述第二存储模块与所述FPGA模块的第四输出端通信连接。

优选地，还包括：电流功率放大模块和电压功率放大模块；

所述电流功率放大模块的输入端与所述第一D/A转换模块的输出端电连接；

所述电压功率放大模块的输入端与所述第二D/A转换模块的输出端电连接。

优选地，所述光B码接收子模块的输入端与光纤接口通信连接；

所述光B码发送子模块的输出端与所述光纤接口通信连接；

所述电B码接收子模块的输入端与串行接口通信连接；

所述电B码发送子模块的输出端与所述串行接口通信连接。

优选地，所述FPGA模块的电流信号输出端数量为一个或一个以上；

所述FPGA模块的电压信号输出端数量为一个或一个以上。

从以上技术方案可以看出，本实用新型具有以下优点：本实用新型提供了一种行波-阻抗综合测距校验装置，包括：FPGA模块、第一D/A转换模块、第二D/A转换模块和微处理器模块；所述微处理器模块的第一输出端与所述FPGA模块的输入端通信连接；所述FPGA模块的电流信号输出端与所述第一D/A转换模块的输入端通信连接；所述FPGA模块的电压信号输出端与所述第二D/A转换模块的输入端通信连接。

本实用新型使FPGA模块的电流信号输出端和电压信号输出端分别与第一D/A转换模块和第二D/A转换模块的连接，使得本装置既能输出高频电流进行行波测距法校验，又能输出低频电压信号和低频电流信号进行阻抗测距法校验，解决了由于当前的行波测距校验装置无法输出低频电压信号，无法对现有结合了阻抗测距技术的行波综合测距技术进行校验，需要通过更换校验装置才能完成一个完整的校验过程，导致的行波综合测距校验的工序繁琐的技术问题。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。

图1为本实用新型提供的一种行波-阻抗综合测距校验装置的一个实施例的结构示意图；

图2为本实用新型提供的一种行波-阻抗综合测距校验装置的B码发送模块和B码接收模块的的结构示意图。

其中，附图标记如下：

1、上位机；2、微处理器模块；3、FPGA模块；4、第一存储模块；5、第二存储模块；61、第一D/A转换模块；62、第二D/A转换模块；71、GPS脉冲信号发生模块；72、GPS信号接收模块；81、B码信号发送模块；82、B码信号接收模块；811、电B码发送子模块；812、光B码发送子模块；821、电B码接收子模块；822、光B码接收子模块；91、电流功率放大模块；92、电压功率放大模块；10、光电隔离模块。

具体实施方式

本实用新型实施例提供了一种行波-阻抗综合测距校验装置，用于解决由于当前的行波测距校验装置无法输出电压信号，无法对结合了阻抗测距技术的行波综合测距技术进行校验，需要通过更换校验装置才能完成一个完整的校验过程，导致的行波综合测距校验的工序繁琐的技术问题。

为使得本实用新型的发明目的、特征、优点能够更加的明显和易懂，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，下面所描述的实施例仅仅是本实用新型一部分实施例，而非全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本实用新型保护的范围。

请参阅图1和图2，本实用新型提供了一种行波-阻抗综合测距校验装置的一个实施例，包括：FPGA模块3、第一D/A转换模块61、第二D/A转换模块62和微处理器模块2；

微处理器模块2的第一输出端与所述FPGA模块3的输入端通信连接；

FPGA模块3的电流信号输出端与第一D/A转换模块61的输入端通信连接；

FPGA模块3的电压信号输出端与第二D/A转换模块62的输入端通信连接。

需要说明的是，FPGA模块3的电流信号输出端与16位的第一D/A转换模块61相连，将电流数字信号转换成模拟信号，其中，第一D/A转换模块61转换速率为30MHz；

FPGA模块3的电压信号输出端与16位的第二D/A转换模块62相连，将电压数字信号转换成模拟信号，其中，第二D/A转换模块62转换速率为100kHz；

其中，FPGA模块3通过总线与微处理器模块2通信连接，总线可以采用RS485总线；

微处理器模块2为ARM cotex-M4内核的STM32F407。

进一步地，还包括：上位机1；

上位机1的输出端和微处理器模块2的第一输入端通信连接。

需要说明的是，上位机1用于给微处理器模块2发送预置控制命令和预置comtrade录波文件；

上位机1中至少设置了两种预置控制命令和预置comtrade录波文件，分别对应阻抗测距法校验所需的低频电压、电流信号和行波测距法校验所需的高频电流信号；

其中，上位机1与微处理器模块2之间通过网卡连接。

进一步地，还包括：GPS脉冲信号发生模块71和GPS信号接收模块72；

GPS脉冲信号发生模块71的输出端与FPGA模块3的第三端通信连接；

GPS信号接收模块72的输出端通过光电隔离模块与GPS脉冲信号发生模块71的输入端通信连接。

需要说明的是，GPS脉冲信号发生模块71通过向FPGA模块3发送GPS秒脉冲信号，使得各个经过对时的行波-阻抗综合测距校验装置的FPGA模块3通过相同的秒脉冲信号驱动，因此能够保证各个行波-阻抗综合测距校验装置的电流输出信号能够同步并联输出，从而达到百安培级暂态响应测试的目的。

进一步地，还包括：B码信号发送模块81和B码信号接收模块82；

B码信号发送模块81的输入端与FPGA模块3的第三输出端通信连接；

B码信号接收模块82的输出端与FPGA模块3的第三输入端通信连接。

需要说明的是，B码信号接收模块82通过向FPGA模块3发送接收到的其他行波-阻抗综合测距校验装置的B码信号，使得各个经过对时的行波-阻抗综合测距校验装置的FPGA模块3通过相同的B码脉冲信号驱动，因此能够保证各个行波-阻抗综合测距校验装置的电流输出信号能够同步并联输出，从而达到百安培级暂态响应测试的目的。

进一步地，B码信号发送模块81具体包括：电B码发送子模块811和光B码发送子模块812；

B码信号接收模块82具体包括：电B码接收子模块821和光B码接收子模块822；

FPGA模块3的第三输入端具体包括：第三电输入端和第三光输入端；

FPGA模块3的第三输出端具体包括：第三电输出端和第三光输出端；

电B码发送子模块811的输入端与FPGA模块3的第三电输出端通信连接；

光B码发送子模块812的输入端与FPGA模块3的第三光输出端通信连接；

电B码接收子模块821的输出端通过光电隔离模块10与FPGA模块3的第三电输入端通信连接；

光B码接收子模块822的输出端通过光电隔离模块10与FPGA模块3的第三光输入端通信连接。

需要说明的是，在实际使用过程中，可根据实际需求选择GPS对时方式、光B码对时方式或电B码对时方式中的其中一种。

进一步地，还包括：第一存储模块4；

第一存储模块4与微处理器模块2的第二输出端通信连接。

需要说明的是，第一存储模块4用于存储本装置的IP地址和上位机1发送到微处理器模块2的行波-阻抗综合测距校验装置的校准参数。

其中，第一存储模块4为EEPROM。

进一步地，还包括：第二存储模块5；

第二存储模块5与FPGA模块3的第四输出端通信连接。

需要说明的是，用于存储FPGA模块3输出的秒脉冲信号、B码信号发送模块81发送的B码信号和从B码信号接收模块82接收到的B码信号以及FPGA模块3接收到的comtrade数据文件。

其中，第二存储模块5为SDRAM或FLASH。

进一步地，还包括：电流功率放大模块91和电压功率放大模块92；

电流功率放大模块91的输入端与第一D/A转换模块61的输出端电连接；

电压功率放大模块92的输入端与第二D/A转换模块62的输出端电连接。

需要说明的是，第一D/A转换模块61与电流功率放大模块91相连，将模拟信号放大至0～10A的量程范围后输出；

第二D/A转换模块62与电压功率放大模块92相连，将模拟信号放大至0～120V的量程范围后输出。

进一步地，光B码接收子模块822的输入端与光纤接口连接；

光B码发送子模块812的输出端与光纤接口连接；

电B码接收子模块821的输入端与串行接口连接；

电B码发送子模块811的输出端与串行接口连接。

需要说明的是，光B码接收子模块822的输入端和光B码发送子模块812可与同一个光纤接口连接，也可与分别于两个光纤接口连接；

电B码接收子模块821的输入端和电B码发送子模块811可与同一个串行接口连接，也可与分别于两个串行接口连接。

进一步地，FPGA模块3的电流信号输出端的数量为一个或一个以上；FPGA模块3的电压信号输出端的数量为一个或一个以上。

需要说明的是，每一路电流输出能力0～10A，频率0～500kHz，50Hz正弦波。输出精度：0.5≤I＜10A时，误差≤0.5％；0.1≤I＜0.5A，误差≤1％±1mA。每一路电流通道功率不小于60VA；具有优良的暂态响应特性，波形上升下降时间不大于1us；每一路可独立输出，也可以三路并联输出；具备开路检测报警功能；

每一路电压输出能力0～120V，频率0～10kHz；50Hz正弦波输出精度：3≤U＜120V时，误差≤0.5％；0.5≤U＜3V，误差≤1％±10mV，具备短路报警功能。

需要说明的是，本实用新型实施例中的第一、第二端口只是指代元器件或模块中的一个或一类连接端口，并非指代元器件或模块中的第一、第二引脚。

本实用新型实施例提供了一种行波-阻抗综合测距校验装置，本实施例在原有的行波测距校验装置的基础上加入了电压信号输出模块，具有多路电压输出通道和多路电流输出通道结构，可以校验阻抗测距算法、行波测距算法以及两者相结合的综合测距算法；其中，本实施例的电流通道具有优良的暂态响应特性，输出5A方波电流信号时，上升时间和下降时间小于1us；且单台装置的多路电流通道可并联输出，也可以多台装置之间通过对时后并联输出，从而达到百安培级暂态响应测试的目的。

以上对本实用新型所提供的一种行波-阻抗综合测距校验装置进行了详细介绍，对于本领域的一般技术人员，依据本实用新型实施例的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本实用新型的限制。

Claims (10)

1.一种行波-阻抗综合测距校验装置，其特征在于，包括：FPGA模块、第一D/A转换模块、第二D/A转换模块和微处理器模块；

所述微处理器模块的第一输出端与所述FPGA模块的第一输入端通信连接；

所述FPGA模块的电流信号输出端与所述第一D/A转换模块的输入端通信连接；

所述FPGA模块的电压信号输出端与所述第二D/A转换模块的输入端通信连接。

2.根据权利要求1所述的一种行波-阻抗综合测距校验装置，其特征在于，还包括：上位机；

所述上位机的输出端和所述微处理器模块的输入端通信连接。

3.根据权利要求2所述的一种行波-阻抗综合测距校验装置，其特征在于，还包括：GPS脉冲信号发生模块和GPS信号接收模块；

所述GPS脉冲信号发生模块的输出端与所述FPGA模块的第二输入端通信连接；

所述GPS信号接收模块的输出端通过光电隔离模块与GPS脉冲信号发生模块的输入端通信连接。

4.根据权利要求2所述的一种行波-阻抗综合测距校验装置，其特征在于，还包括：B码信号发送模块和B码信号接收模块；

所述B码信号发送模块的输入端与所述FPGA模块的第三输出端通信连接；

所述B码信号接收模块的输出端与所述FPGA模块的第三输入端通信连接。

5.根据权利要求4所述的一种行波-阻抗综合测距校验装置，其特征在于，

所述B码信号发送模块具体包括：电B码发送子模块和光B码发送子模块；

所述B码信号接收模块具体包括：电B码接收子模块和光B码接收子模块；

所述FPGA模块的第三输入端具体包括：第三电输入端和第三光输入端；

所述FPGA模块的第三输出端具体包括：第三电输出端和第三光输出端；

所述电B码发送子模块的输入端与所述FPGA模块的第三电输出端通信连接；

所述光B码发送子模块的输入端与所述FPGA模块的第三光输出端通信连接；

所述电B码接收子模块的输出端通过光电隔离模块与所述FPGA模块的第三电输入端通信连接；

所述光B码接收子模块的输出端通过光电隔离模块与所述FPGA模块的第三光输出端通信连接。

6.根据权利要求1所述的一种行波-阻抗综合测距校验装置，其特征在于，还包括：第一存储模块；

所述第一存储模块与所述微处理器模块的第二输出端通信连接。

7.根据权利要求6所述的一种行波-阻抗综合测距校验装置，其特征在于，还包括：第二存储模块；

所述第二存储模块与所述FPGA模块的第四输出端通信连接。

8.根据权利要求1所述的一种行波-阻抗综合测距校验装置，其特征在于，还包括：电流功率放大模块和电压功率放大模块；

所述电流功率放大模块的输入端与所述第一D/A转换模块的输出端电连接；

所述电压功率放大模块的输入端与所述第二D/A转换模块的输出端电连接。

9.根据权利要求5所述的一种行波-阻抗综合测距校验装置，其特征在于，

所述光B码接收子模块的输入端与光纤接口通信连接；

所述光B码发送子模块的输出端与所述光纤接口通信连接；

所述电B码接收子模块的输入端与串行接口通信连接；

所述电B码发送子模块的输出端与所述串行接口通信连接。

10.根据权利要求1所述的一种行波-阻抗综合测距校验装置，其特征在于，所述FPGA模块的电流信号输出端数量为一个或一个以上；

所述FPGA模块的电压信号输出端数量为一个或一个以上。