CN207352941U - 一种led控制芯片及led系统 - Google Patents

Abstract

本实用新型属于LED控制领域，公开了一种LED控制芯片及LED系统，通过电压检测模块根据基准电压在复合电源电压中提取所述数据信号，解码模块根据系统时钟对数据信号进行采样以获取载波数据，载波数据包括控制数据、地址数据、辉度数据，则芯片地址匹配模块判断所述芯片地址是否与所述地址数据一致，若是，则向逻辑控制模块发送地址匹配信号，逻辑控制模块根据控制数据判断工作模式，若所述工作模式为驱动模式，则逻辑控制模块根据地址匹配信号和驱动模式生成触发信号以使辉度生成模块根据所述辉度数据生成一个或者多个辉度信号，驱动模块根据所述一个或者多个辉度信号驱动一个或者多个发光二极管，实现了一根电缆同时提供电源和传输数据，简化了芯片设计。

Description

一种LED控制芯片及LED系统

技术领域

本实用新型属于LED控制领域，尤其涉及一种LED控制芯片及LED系统。

背景技术

如今通过显示屏投放商家图片和视频广告非常流行，开始控制芯片大多采用时钟线和数据线来传输数据实现控制显示屏上的发光二极管颜色和亮度，慢慢演变成只用一条数据线来传输控制。然而采用时钟线和数据线，或者单独采用数据线传输数据的方式，存在的问题是需要的线缆的长度很长，线缆的成本占总成本的比重高，同时装配复杂需要人力多。除了需要电源线，还需要一根数据输入线和一根数据输出线，至少要三线或者四线，同时芯片间的两条传输线生产时容易连接错误，造成成品没有功能，给产品维修带来困难。因此减小电线数目是亟待解决的问题。

实用新型内容

本实用新型提供了一种LED控制芯片及LED系统，旨在解决现有的LED 控制芯片线缆根数过多的问题。

本实用新型是这样实现的，一种LED控制芯片，所述LED控制芯片包括电压检测模块、解码模块、载波数据存储模块、芯片地址匹配模块、芯片地址存储模块、逻辑控制模块、辉度生成模块以及驱动模块；

所述电压检测模块分别与电源电压以及所述解码模块连接，所述解码模块与所述载波数据存储模块的输入端连接，所述逻辑控制模块的控制数据输入端与所述载波数据存储模块的控制数据输出端，所述逻辑控制模块的地址数据输入端与所述载波数据存储模块的地址数据输出端，所述逻辑控制模块的地址数据输出端与所述芯片地址匹配模块的地址数据输入端，所述芯片地址存储模块的输出端与所述芯片地址匹配模块的芯片地址输入端连接，所述逻辑控制模块的第一输出端与所述辉度生成模块的控制端连接，所述载波数据存储模块的辉度数据输出端与所述辉度生成模块的数据输入端连接，所述辉度生成模块的数据输出端与所述驱动模块连接；

所述电压检测模块接收复合电源电压，所述复合电源电压包括电源电压和数据信号，所述电压检测模块根据接收到的基准电压在所述复合电源电压中提取所述数据信号，所述解码模块根据接收到的系统时钟对所述数据信号进行采样以获取载波数据，并将所述载波数据存储在所述载波数据存储模块中，所述载波数据包括控制数据、地址数据、辉度数据以及结束帧信息，所述逻辑控制模块将所述地址数据转发至所述芯片地址匹配模块，控制所述芯片地址匹配模块判断所述芯片地址存储模块中的芯片地址是否与所述地址数据一致，若是，则向所述逻辑控制模块发送地址匹配信号，所述逻辑控制模块根据所述载波数据存储模块中的所述控制数据判断工作模式，若所述工作模式为驱动模式，所述逻辑控制模块根据所述地址匹配信号和所述驱动模式生成触发信号，所述辉度生成模块根据所触发信号读取所述载波数据存储模块中的所述辉度数据并根据所述辉度数据生成一个或者多个辉度信号，所述驱动模块根据所述一个或者多个辉度信号驱动一个或者多个发光二极管。

本实用新型还提供一种LED系统，所述LED系统包括上述的LED控制芯片。

本实用新型实施例通过电压检测模块根据基准电压在复合电源电压中提取数据信号，解码模块根据系统时钟对数据信号进行采样以获取载波数据，载波数据包括控制数据、地址数据、辉度数据以及结束帧信息，则芯片地址匹配模块判断芯片地址是否与地址数据一致，若是，则向逻辑控制模块发送地址匹配信号，逻辑控制模块根据控制数据判断工作模式，若工作模式为驱动模式，则逻辑控制模块根据地址匹配信号和驱动模式生成触发信号以使辉度生成模块根据所述辉度数据生成一个或者多个辉度信号，驱动模块根据一个或者多个辉度信号驱动一个或者多个发光二极管，实现了一根电缆同时提供电源和传输数据，避免了由于电缆根数过多导致成本较高和易连接错误的问题，简化了芯片设计，增加了产品的市场竞争力。

附图说明

为了更清楚地说明本实用新型实施例中的技术实用新型，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型实施例提供的LED控制芯片的一种电路结构图；

图2为本实用新型实施例提供的LED控制芯片的另一种电路结构图；

图3为本实用新型实施例提供的LED控制芯片的另一种电路结构图；

图4为本实用新型实施例提供的LED控制芯片中的电压检测模块的示例电路结构图；

图5为本实用新型实施例提供的LED控制芯片中的芯片地址存储模块的示例电路结构图；

图6为本实用新型实施例提供的LED控制芯片中的芯片地址匹配模块和逻辑控制模块的示例电路结构图。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新型实施方式作进一步地详细描述。

图1示出了本实用新型实施例提供的LED控制芯片的模块结构，为了便于说明，仅示出了与本实用新型实施例相关的部分，详述如下：

LED控制芯片包括电压检测模块02、解码模块04、载波数据存储模块05、芯片地址匹配模块06、芯片地址存储模块07、逻辑控制模块08、辉度生成模块 09以及驱动模块10。

其中，电压检测模块02分别与电源电压以及解码模块04连接，解码模块 04与载波数据存储模块05的输入端连接，逻辑控制模块08的控制数据输入端与载波数据存储模块05的控制数据输出端，逻辑控制模块08的地址数据输入端与载波数据存储模块05的地址数据输出端，逻辑控制模块08的地址数据输出端同时与芯片地址匹配模块06的地址数据输入端和芯片地址存储模块07的输入端的连接，芯片地址存储模块07的输出端与芯片地址匹配模块06的芯片地址输入端连接，逻辑控制模块08的第一输出端与辉度生成模块09的控制端连接，载波数据存储模块05的辉度数据输出端与辉度生成模块09的数据输入端连接，辉度生成模块09的数据输出端与驱动模块10连接。

在上述LED控制芯片中，电压检测模块02接收复合电源电压，复合电源电压包括电源电压和数据信号，电压检测模块02根据接收到的基准电压在复合电源电压中提取数据信号，解码模块04根据接收到的系统时钟对数据信号进行采样以获取载波数据，并将载波数据存储在载波数据存储模块05中，载波数据包括控制数据、地址数据、辉度数据以及结束帧信息，逻辑控制模块08将地址数据转发至芯片地址匹配模块06，控制芯片地址匹配模块06判断芯片地址存储模块中的芯片地址是否与地址数据一致，若是，则向逻辑控制模块08发送地址匹配信号，逻辑控制模块08根据载波数据存储模块05中的控制数据判断工作模式若工作模式为驱动模式，逻辑控制模块08根据地址匹配信号和驱动模式生成触发信号，辉度生成模块09根据所触发信号读取载波数据存储模块05中的辉度数据并根据辉度数据生成一个或者多个辉度信号，驱动模块10根据一个或者多个辉度信号驱动一个或者多个发光二极管。

电压检测电路02可以包括电阻及比较器，复合电源电压通过电阻分压后，通过比较器与基准电压进行比较以提取数据信号。

辉度生成模块09根据所触发信号将辉度数据转化为不同占空比的一个或者多个辉度信号。

载波数据存储模块05可以为移位寄存器。

其中，驱动电路连接外部LED的驱动端，用于根据辉度信号驱动外部LED 工作。LED控制芯片至少驱动一路外部LED，LED控制芯片可以与外部LED 封装在一起。

帧结束信息可以以持续时间为预定时间的低电压表示。

当开发人员设计LED显示屏时，LED控制芯片通常既有数据线，又有电源线，装配和维修人员很难加以区分，本申请将电源电压和数据信号在一根电缆上复合传输，实现了简化LED控制芯片的管脚和降低成本，且以利于LED显示屏的装配和维修。

具体实施中，如图2所示，逻辑控制模块08的地址数据输出端同时与芯片地址匹配模块06的地址数据输入端和芯片地址存储模块07的输入端的连接；逻辑控制模块08根据控制数据判断工作模式，若工作模式为写地址模式，则将地址数据写入至芯片地址存储模块07。

逻辑控制模块08判断载波数据存储模块中的所述控制数据是否为第一数据，若是，则判断工作模式为驱动模式，若否，则逻辑控制模块08判断所述载波数据存储模块05中的控制数据是否为第二数据，若是，则判断工作模式为写地址模式。

具体地，当控制数据为第二数据10时，工作模式为写地址模式。当控制数据为第一数据11时，工作模式为驱动模式。

逻辑控制电路可以通过烧断芯片地址存储模块07中的多晶硅熔丝来设定芯片地址。

控制数据可以为两位，地址数据可以为八位，辉度数据可以包括第一辉度数据、第二辉度数据和第三辉度数据，第一辉度数据、第二辉度数据和第三辉度数据可以均为八位。

第一辉度数据、第二辉度数据和第三辉度数据分别表示不同外部LED的辉度。8位辉度数据表示0-255个不同数值，不同数值对应外部LED不同的亮度，当数值为0时，外部LED的亮度最小，灯灭，当数据为255时，外部LED的亮度最大，当数据为中间某一数值时，如128时，表示输出128/256占空比电压对应的输出亮度。

由于有8位地址位，故芯片地址共256个。

具体实施中，可以高电平持续大于0.2us和低电平持续10us的组合表示1，用低电平持续5us和高电平持续大于0.2us的组合表示0，高电平持续大于0.2us 和低电平持续20us，代表结束帧信号，说明数据发送结束。

如图3所示，LED控制芯片还包括基准电压生成模块01和振荡模块03；

基准电压生成模块01与电压检测模块02连接，振荡模块03与解码模块04 连接；

振荡模块03生成并发送系统时钟；基准电压生成模块01生成并发送基准电压。基准电压生成模块01生成并发送基准电压具体为：提供一个不随电源电压和温度变化的基准电压。基准电压值可以为1.2V。图4示出了本实用新型实施例提供的LED控制芯片的电压检测模块02的示例电路结构，为了便于说明，仅示出了与本实用新型实施例相关的部分，详述如下：

电压检测模块02包括第一电阻R1、第二电阻R2、第一反相器U1、第二反相器U2、第一场效应管M1、第二场效应管M2、第三场效应管M3、第四场效应管M4、第五场效应管M5、第六场效应管M6、第七场效应管M7以及第八场效应管M8。

第一电阻R1的第一端、第一场效应管M1的源极、第二场效应管M2的源极以及第五场效应管M5的源极均与电源电压连接，第一场效应管M1的栅极同时与第二场效应管M2的栅极和第三场效应管M3的漏极连接，第二场效应管 M2的漏极同时与第四场效应管M4的漏极和第五场效应管M5的栅极连接，第三场效应管M3的栅极与第一电阻R1的第二端和第二电阻R2的第一端连接，第三场效应管M3的源极同时与第四场效应管M4的源极和第六场效应管M6的漏极连接，第四场效应管M4的栅极为电压检测模块02的第一输入端，第五场效应管M5的漏极同时与第七场效应管M7的漏极、第八场效应管M8的漏极以及第一反相器U1的输入端连接，第六场效应管M6的栅极和第七场效应管M7 的栅极为电压检测模块02的第二输入端，第八场效应管M8的栅极与第二反相器U2的输出端连接，第二反相器U2的输入端为电压检测模块02的第三输入端，第一反相器U1的输出端为电压检测模块02的输出端，第二电阻R2的第二端、第六场效应管M6的源极、第七场效应管M7的源极以及第八场效应管M8 的源极共接于电源地。

图5示出了本实用新型实施例提供的LED控制芯片的芯片地址存储模块07 的示例电路结构，为了便于说明，仅示出了与本实用新型实施例相关的部分，详述如下：

芯片地址存储模块07包括多个芯片地址存储单元，芯片地址存储单元包括多晶硅熔丝R0、第九场效应管M9、第十场效应管M10、第十一场效应管M11 以及第十二场效应管M12。

多晶硅熔丝R0的第一端、第十场效应管M10的栅极、第十一场效应管M11 的源极均与第一电源VAA连接，多晶硅熔丝R0的第二端同时与第九场效应管 M9的漏极、第十场效应管M10的漏极、第十一场效应管M11的栅极以及第十二场效应管M12的栅极连接，第九场效应管M9的栅极为芯片地址存储单元的输入端，第十一场效应管M11的漏极和第十二场效应管M12的漏极为芯片地址存储单元的输出端，第九场效应管M9的源极、第十场效应管M10的源极以及第十二场效应管M12的源极共接于电源地。

多个芯片地址存储单元的输出端共同构成芯片地址存储模块07的输出端，多个芯片地址存储单元的输入端共同构成芯片地址存储模块07的输入端。

图6示出了本实用新型实施例提供的LED控制芯片的芯片地址匹配模块06 和逻辑控制模块08的示例电路结构，为了便于说明，仅示出了与本实用新型实施例相关的部分，详述如下：

芯片地址匹配模块06包括第一同或门U3、第二同或门U4、第三同或门U5、第四同或门U6、第五同或门U7、第六同或门U8、第七同或门U9、第八同或门 U10、第一与非门U11、第三反相器U12、第二与非门U13、第四反相器U14、第三与非门U15以及第五反相器U16。

第一同或门U3的第一输入端、第二同或门U4的第一输入端、第三同或门 U5的第一输入端、第四同或门U6的第一输入端、第五同或门U7的第一输入端、第六同或门U8的第一输入端、第七同或门U9的第一输入端以及第八同或门U10 的第一输入端共同构成芯片地址匹配模块06的地址数据输入端，第一同或门 U3的第二输入端、第二同或门U4的第二输入端、第三同或门U5的第二输入端、第四同或门U6的第二输入端、第五同或门U7的第二输入端、第六同或门U8 的第二输入端、第七同或门U9的第二输入端以及第八同或门U10的第二输入端共同构成芯片地址匹配模块06的芯片地址输入端，第一同或门U3的输出端与第一与非门U11的第一输入端连接，第二同或门U4的输出端与第一与非门 U11的第二输入端连接，第三同或门U5的输出端与第一与非门U11的第三输入端连接，第四同或门U6的输出端与第一与非门U11的第四输入端连接，第五同或门U7的输出端与第二与非门U13的第一输入端连接，第六同或门U8的输出端与第二与非门U13的第二输入端连接，第七同或门U9的输出端与第二与非门U13的第三输入端连接，第八同或门U10的输出端与第二与非门U13的第四输入端连接，第一与非门U11的输出端与第三反相器U12的输入端连接，第二与非门U13的输出端与第四反相器U14的输入端连接，第三反相器U12的输出端与第三与非门U15的第一输入端连接，第四反相器U14的输出端与第三与非门U15的第二输入端连接，第三与非门U15的输出端与第五反相器U16的输入端连接，第五反相器U16的输出端为芯片地址匹配模块06的输出端。

逻辑控制模块08包括第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第九同或门U17、第十同或门U18、第十一同或门U19、第十二同或门U20、第四与非门U21、第五与非门U23、第一或非门U25、第二或非门U27、第六反相器U22、第七反相器U24、第八反相器U26以及第九反相器U28。

第九同或门U17的第一输入端和第十一同或门U19的第一输入端共同构成逻辑控制模块08的第一控制数据端，第十同或门U18的第一输入端和第十二同或门U20的第一输入端共同构成逻辑控制模块08的第二控制数据端，第九同或门U17的第二输入端与第三电阻R3连接，第十一同或门U19的第二输入端与第五电阻R5的第一端连接，第十同或门U18的第二输入端与第四电阻R4的第一端连接，第十二同或门U20的第一输入端与第六电阻R6的第一端连接，第四与非门U21的第一输入端、第三电阻R3的第二端、第五电阻R5的第二端以及第六电阻R6的第二端均与第二电源VBB连接，第九同或门U17的输出端与第四与非门U21的第二输入端连接，第十同或门U18的输出端与第四与非门U21 的第三输入端连接，第五与非门U23的第一输入端为逻辑控制模块08的第一输入端，第五与非门U23的第二输入端与第十一同或门U19的输出端连接，第五与非门U23的第三输入端与第十二同或门U20的输出端连接，第四与非门U21 的输出端与第六反相器U22的输入端和第二或非门U27的第一输入端连接，第五与非门U23的输出端与第七反相器U24的输入端连接，第六反相器U22的输出端与第一或非门U25的第一输入端连接，第一或非门U25的第二输入端和第四电阻R4的第二端共接于电源地，第七反相器U24的输出端与第一或非门U25 的第三输入端连接，第二或非门U27的第二输入端为逻辑控制模块08的第二输入端，第一或非门U25的输出端与第八反相器U26的输入端连接，第八反相器 U26的输出端为逻辑控制模块08的第一输出端，第二或非门U27的输出端与第九反相器U28的输入端连接，第九反相器U28的输出端为逻辑控制模块08的第二输出端。

逻辑控制模块08的第一控制数据端和逻辑控制模块08的第二控制数据端共同构成逻辑控制模块08的控制数据输入端。

此外，本实用新型还提供一种LED系统，LED系统包括上述的LED控制芯片。

以下结合工作原理对图4至图6所示的作进一步说明：

在具体实施过程中，基准电压生成模块01生成并发送基准电压至第四场效应管M4的栅极，复合电源电压加在分压电阻(第一电阻R1和第二电阻R2) 上，当复合电源电压大于预设电压(如3V)时，第五场效应管M5的漏极输出为0，经反相器之后，电压检测模块02输出1；当电源电压小于预设电压时，第五场效应管M5的漏极输出为1，经反相器之后，电压检测模块02输出为0，根据接收到的基准电压在复合电源电压中提取数据信号，振荡模块03生成并发送系统时钟，解码模块04根据系统时钟对数据信号进行采样以获取载波数据，并将载波数据存储在载波数据存储模块05中，载波数据包括控制数据、地址数据、辉度数据以及结束帧信息，逻辑控制模块08将地址数据转发至芯片地址匹配模块06中的第一同或门U3至第八同或门U10，芯片地址匹配模块06中的第一同或门U3至第八同或门U10从芯片地址存储模块07中读取芯片地址，芯片地址匹配模块06判断芯片地址是否与地址数据一致，若芯片地址与地址数据一致，从第五反相器U16输出端发送地址匹配信号(高电平)至逻辑控制模块08 中的第五与非门U23的第一输入端，第九同或门U17至第十二同或门U20读取载波数据存储模块05中的控制数据，并且逻辑控制模块08根据控制数据判断工作模式，若工作模式为驱动模式(如控制数据为11时，第六反相器U22输出低电平信号)，则逻辑控制模块08中的第一或非门U25和第八反相器U26生成触发信号(低电平)并从第八反相器U26的输出端输出至辉度生成模块09，辉度生成模块09根据触发信号读取载波数据存储模块05中的辉度数据并根据辉度数据生成一个或者多个辉度信号，驱动模块10根据一个或者多个辉度信号驱动一个或者多个发光二极管。

逻辑控制模块08根据控制数据判断工作模式，若工作模式为写地址模式(如控制数据为01时，第九反相器U28的输出端输出高电平信号)，则根据第九反相器U28的输出端输出的高电平信号将地址数据写入至芯片地址存储模块07。具体地，可以将高电平信号输出至第九场效应管M9的的栅极，以熔断多晶硅熔丝R0；当多晶硅熔丝R0未熔断时，芯片地址因为多晶硅熔丝R0连接到VDD，经过反向后芯片地址存储模块07输出为0，所以芯片默认地址为0；当多晶硅熔丝R0熔断后，与VDD连接断开，由于第十场效应管M10栅极长度大而宽度小，故在第十场效应管M10下拉电阻作用下，芯片地址存储模块07输出为1。

本实用新型实施例通过电压检测模块根据基准电压在复合电源电压中提取所述数据信号，解码模块根据所述系统时钟对数据信号进行采样以获取载波数据，载波数据包括控制数据、地址数据、辉度数据以及结束帧信息，则芯片地址匹配模块判断芯片地址是否与所述地址数据一致，若是，则向逻辑控制模块发送地址匹配信号，逻辑控制模块根据控制数据判断工作模式，若所述工作模式为驱动模式，则逻辑控制模块根据地址匹配信号和驱动模式生成触发信号以使辉度生成模块根据所述辉度数据生成一个或者多个辉度信号，驱动模块根据一个或者多个辉度信号驱动一个或者多个发光二极管，实现了一根电缆同时提供电源和传输数据，避免了由于电缆根数过多导致成本较高和易连接错误的问题，简化了芯片设计，增加了产品的市场竞争力。同时，逻辑控制模块根据控制数据判断工作模式，若工作模式为写地址模式，则将地址数据写入至芯片地址存储模块，可以在成品的最后工序中才烧录地址，给制造加工带来很大的便捷。

以上所述仅为本实用新型的较佳实施例，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (10)

1.一种LED控制芯片，其特征在于，所述LED控制芯片包括电压检测模块、解码模块、载波数据存储模块、芯片地址匹配模块、芯片地址存储模块、逻辑控制模块、辉度生成模块以及驱动模块；

所述电压检测模块分别与电源电压以及所述解码模块连接，所述解码模块与所述载波数据存储模块的输入端连接，所述逻辑控制模块的控制数据输入端与所述载波数据存储模块的控制数据输出端，所述逻辑控制模块的地址数据输入端与所述载波数据存储模块的地址数据输出端，所述逻辑控制模块的地址数据输出端与所述芯片地址匹配模块的地址数据输入端，所述芯片地址存储模块的输出端与所述芯片地址匹配模块的芯片地址输入端连接，所述逻辑控制模块的第一输出端与所述辉度生成模块的控制端连接，所述载波数据存储模块的辉度数据输出端与所述辉度生成模块的数据输入端连接，所述辉度生成模块的数据输出端与所述驱动模块连接；

所述电压检测模块接收复合电源电压，所述复合电源电压包括电源电压和数据信号，所述电压检测模块根据接收到的基准电压在所述复合电源电压中提取所述数据信号，所述解码模块根据接收到的系统时钟对所述数据信号进行采样以获取载波数据，并将所述载波数据存储在所述载波数据存储模块中，所述载波数据包括控制数据、地址数据、辉度数据以及结束帧信息，所述逻辑控制模块将所述地址数据转发至所述芯片地址匹配模块，控制所述芯片地址匹配模块判断所述芯片地址存储模块中的芯片地址是否与所述地址数据一致，若是，则向所述逻辑控制模块发送地址匹配信号，所述逻辑控制模块根据所述载波数据存储模块中的所述控制数据判断工作模式，若所述工作模式为驱动模式，所述逻辑控制模块根据所述地址匹配信号和所述驱动模式生成触发信号，所述辉度生成模块根据所触发信号读取所述载波数据存储模块中的所述辉度数据并根据所述辉度数据生成一个或者多个辉度信号，所述驱动模块根据所述一个或者多个辉度信号驱动一个或者多个发光二极管。

2.如权利要求1所述的LED控制芯片，其特征在于，所述逻辑控制模块的地址数据输出端同时与所述芯片地址匹配模块的地址数据输入端和所述芯片地址存储模块的输入端的连接；

所述逻辑控制模块根据所述控制数据判断工作模式，若所述工作模式为写地址模式，则将所述地址数据写入至所述芯片地址存储模块。

3.如权利要求1所述的LED控制芯片，其特征在于，所述电压检测电路包括电阻及比较器，所述复合电源电压通过电阻分压后，通过所述比较器与所述基准电压进行比较以提取数据信号。

4.如权利要求2所述的LED控制芯片，其特征在于，所述逻辑控制模块判断所述载波数据存储模块中的所述控制数据是否为第一数据，若是，则判断工作模式为驱动模式，若否，则所述逻辑控制模块判断所述载波数据存储模块中的所述控制数据是否为第二数据，若是，则判断工作模式为写地址模式。

5.如权利要求1所述的LED控制芯片，其特征在于，所述控制数据为两位，所述地址数据为八位，所述辉度数据包括第一辉度数据、第二辉度数据和第三辉度数据，所述第一辉度数据、所述第二辉度数据和所述第三辉度数据均为八位。

6.如权利要求1所述的LED控制芯片，其特征在于，所述电压检测模块包括第一电阻、第二电阻、第一反相器、第二反相器、第一场效应管、第二场效应管、第三场效应管、第四场效应管、第五场效应管、第六场效应管、第七场效应管以及第八场效应管；

所述第一电阻的第一端、所述第一场效应管的源极、第二场效应管的源极以及第五场效应管的源极均与电源电压连接，所述第一场效应管的栅极同时与所述第二场效应管的栅极和所述第三场效应管的漏极连接，所述第二场效应管的漏极同时与所述第四场效应管的漏极和所述第五场效应管的栅极连接，所述第三场效应管的栅极与所述第一电阻的第二端和所述第二电阻的第一端连接，所述第三场效应管的源极同时与所述第四场效应管的源极和所述第六场效应管的漏极连接，所述第四场效应管的栅极为所述电压检测模块的第一输入端，所述第五场效应管的漏极同时与所述第七场效应管的漏极、所述第八场效应管的漏极以及第一反相器的输入端连接，所述第六场效应管的栅极和所述第七场效应管的栅极为所述电压检测模块的第二输入端，所述第八场效应管的栅极与所述第二反相器的输出端连接，所述第二反相器的输入端为所述电压检测模块的第三输入端，所述第一反相器的输出端为所述电压检测模块的输出端，所述第二电阻的第二端、所述第六场效应管的源极、所述第七场效应管的源极以及第八场效应管的源极共接于电源地。

7.如权利要求2所述的LED控制芯片，其特征在于，所述芯片地址存储模块包括多个芯片地址存储单元，芯片地址存储单元包括多晶硅熔丝、第九场效应管、第十场效应管、第十一场效应管以及第十二场效应管；

所述多晶硅熔丝的第一端、所述第十场效应管的栅极、所述第十一场效应管的源极均与第一电源连接，所述多晶硅熔丝的第二端同时与所述第九场效应管的漏极、所述第十场效应管的漏极、所述第十一场效应管的栅极以及所述第十二场效应管的栅极连接，所述第九场效应管的栅极为所述芯片地址存储单元的输入端，所述第十一场效应管的漏极和所述第十二场效应管的漏极为所述芯片地址存储单元的输出端，所述第九场效应管的源极、所述第十场效应管的源极以及所述第十二场效应管的源极共接于电源地；

所述多个芯片地址存储单元的输出端共同构成所述芯片地址存储模块的输出端，所述多个芯片地址存储单元的输入端共同构成所述芯片地址存储模块的输入端。

8.如权利要求1所述的LED控制芯片，其特征在于，所述芯片地址匹配模块包括第一同或门、第二同或门、第三同或门、第四同或门、第五同或门、第六同或门、第七同或门、第八同或门、第一与非门、第三反相器、第二与非门、第四反相器、第三与非门以及第五反相器；

所述第一同或门的第一输入端、所述第二同或门的第一输入端、所述第三同或门的第一输入端、所述第四同或门的第一输入端、所述第五同或门的第一输入端、所述第六同或门的第一输入端、所述第七同或门的第一输入端以及所述第八同或门的第一输入端共同构成所述芯片地址匹配模块的地址数据输入端，所述第一同或门的第二输入端、所述第二同或门的第二输入端、所述第三同或门的第二输入端、所述第四同或门的第二输入端、所述第五同或门的第二输入端、所述第六同或门的第二输入端、所述第七同或门的第二输入端以及所述第八同或门的第二输入端共同构成所述芯片地址匹配模块的芯片地址输入端，所述第一同或门的输出端与所述第一与非门的第一输入端连接，所述第二同或门的输出端与所述第一与非门的第二输入端连接，所述第三同或门的输出端与所述第一与非门的第三输入端连接，所述第四同或门的输出端与所述第一与非门的第四输入端连接，所述第五同或门的输出端与所述第二与非门的第一输入端连接，所述第六同或门的输出端与所述第二与非门的第二输入端连接，所述第七同或门的输出端与所述第二与非门的第三输入端连接，所述第八同或门的输出端与所述第二与非门的第四输入端连接，所述第一与非门的输出端与所述第三反相器的输入端连接，所述第二与非门的输出端与所述第四反相器的输入端连接，所述第三反相器的输出端与所述第三与非门的第一输入端连接，所述第四反相器的输出端与所述第三与非门的第二输入端连接，所述第三与非门的输出端与所述第五反相器的输入端连接，所述第五反相器的输出端为所述芯片地址匹配模块的输出端。

9.如权利要求1所述的LED控制芯片，其特征在于，所述逻辑控制模块包括第三电阻、第四电阻、第五电阻、第六电阻、第九同或门、第十同或门、第十一同或门、第十二同或门、第四与非门、第五与非门、第一或非门、第二或非门、第六反相器、第七反相器、第八反相器以及第九反相器；

所述第九同或门的第一输入端和所述第十一同或门的第一输入端共同构成所述逻辑控制模块的第一控制数据端，所述第十同或门的第一输入端和所述第十二同或门的第一输入端共同构成所述逻辑控制模块的第二控制数据端，所述第九同或门的第二输入端与所述第三电阻连接，所述第十一同或门的第二输入端与所述第五电阻的第一端连接，所述第十同或门的第二输入端与所述第四电阻的第一端连接，所述第十二同或门的第一输入端与所述第六电阻的第一端连接，所述第四与非门的第一输入端、所述第三电阻的第二端、所述第五电阻的第二端以及所述第六电阻的第二端均与第二电源连接，所述第九同或门的输出端与所述第四与非门的第二输入端连接，所述第十同或门的输出端与所述第四与非门的第三输入端连接，所述第五与非门的第一输入端为所述逻辑控制模块的第一输入端，所述第五与非门的第二输入端与所述第十一同或门的输出端连接，所述第五与非门的第三输入端与所述第十二同或门的输出端连接，所述第四与非门的输出端与所述第六反相器的输入端和所述第二或非门的第一输入端连接，所述第五与非门的输出端与所述第七反相器的输入端连接，所述第六反相器的输出端与所述第一或非门的第一输入端连接，所述第一或非门的第二输入端和所述第四电阻的第二端共接于电源地，所述第七反相器的输出端与所述第一或非门的第三输入端连接，所述第二或非门的第二输入端为所述逻辑控制模块的第二输入端，所述第一或非门的输出端与所述第八反相器的输入端连接，所述第八反相器的输出端为所述逻辑控制模块的第一输出端，所述第二或非门的输出端与所述第九反相器的输入端连接，所述第九反相器的输出端为所述逻辑控制模块的第二输出端；

所述逻辑控制模块的第一控制数据端和所述逻辑控制模块的第二控制数据端共同构成所述逻辑控制模块的控制数据输入端。

10.一种LED系统，其特征在于，所述LED系统包括如权利要求1至9任一项所述的LED控制芯片。