CN207337487U - 一种防干扰高速数据处理系统 - Google Patents

Abstract

本实用新型公开了一种防干扰高速数据处理系统，包括信号隔离模块、信号跟随调理模块、防干扰模块、模数转换器、FPGA逻辑控制器、RS422解码模块、光耦输入模块、RS422接收器、RS422发送器和FLASH存储模块；其中，信号隔离模块、信号跟随调理模块、模数转换器、FPGA逻辑控制器依次顺序连接，RS422解码模块、光耦输入模块、RS422接收器、RS422发送器、FLASH存储模块分别与FPGA逻辑控制器连接；信号隔离模块包括依次顺序连接的抗雷击电路、滞环比较电路和隔离电路，防干扰模块包括电阻、第一至第三电容、第一电感和第二电感。本实用新型满足飞行器遥测数据大容量、高速率的实时存储，保证数据的完整性及可靠回收。

Description

一种防干扰高速数据处理系统

技术领域

本实用新型涉及飞行器遥测技术领域，特别是一种防干扰高速数据处理系统。

背景技术

在航天测控系统中，遥测参数的测试对于验证飞行器的设计参数、判断试验中的故障等具有重要意义。跟踪测量、遥测和遥控系统是整个测控系统的基本部分。电子测控系统优点是可以对航天器全天候跟踪，而且有较好的灵活性和足够的精度。从系统工程的角度来看，对航天器跟踪测量所得的数据，经过计算，可给出弹道、轨道或位置的信息；而遥测所提供的数据，经过处理、分析可给出航天器的状态信息；它们都是系统中反馈回路的重要信息源。遥控则是控制系统中的执行机构。

电子测量和控制系统的地面部分，必须与装在航天器上的电子设备相配合才能完成测控任务。对于测量，航天器上必须有相应的信标机或应答机，它们发回地面跟踪和测速用的射频信号，应答机还发回测距信息。对于遥测，航天器上必须有检测各种参数的传感器和发送这些参数的射频发射机。对于遥控，航天器上必须有指令接收机。因此，航天器上的和地面的两部分电子设备在设计时应该结合起来统一考虑。

飞行器执行任务时，传感器和成像装置会产生大量的遥测和图像数据，需要通过实时存储系统完成数据的存储，满足飞行器数据回收的需求。与无线数据回传技术相比，数据实时存储系统具有保密性好、误码率低、数据带宽大、成本低廉等优势，是飞行器遥测领域的关键技术。

随着飞行器遥测技术的发展，所需采集存储的数据种类日益增多、数据量越来越大，数据存储速率也随之提高，对飞行器数据实时存储技术提出了更高的要求。传统数据实时存储系统中，数据直接通过并行总线传输给数据存储装置，数据线和数据线未进行数据同步，且随着存储容量的逐渐增大，存储数据误码率也急剧上升，无法满足飞行器遥测系统提出的需求。且存储系统接受到的信号之间可能会相互干扰，数模共地带来的干扰影响到传输质量，当某路信号发生传输故障时，可能会对硬件其他电路造成不良影响，存储系统性能还不稳定可靠。

随着信息科学的飞速发展，数据采集和存储技术已经是数字信号处理中非常重要的环节，将决定整个系统的性能。它广泛应用于雷达，通信，遥测遥感等领域，它己经成为人们获得外界信息的重要手段，很多领域对数据采集存储系统的采集速度、信号处理速度、抗干扰性以及存储深度都有很高的要求。现有数据采集存储系统采用处理器来处理数据，处理器只能串行地处理数据，所以在输出大容量数据进行存储时，显得速度很慢，而且在高速接受数据时，易受到信号干扰导致数据丢失。

发明内容

本实用新型所要解决的技术问题是克服现有技术的不足而提供一种防干扰高速数据处理系统，本实用新型满足飞行器遥测数据大容量、高速率的实时存储，保证数据的完整性及可靠回收。

本实用新型为解决上述技术问题采用以下技术方案：

根据本实用新型提出的一种防干扰高速数据处理系统，包括信号隔离模块、信号跟随调理模块、防干扰模块、模数转换器、FPGA逻辑控制器、RS422解码模块、光耦输入模块、RS422接收器、RS422发送器和FLASH存储模块；其中，信号隔离模块、信号跟随调理模块、模数转换器、FPGA逻辑控制器依次顺序连接，RS422解码模块、光耦输入模块、RS422接收器、RS422发送器、FLASH存储模块分别与FPGA逻辑控制器连接；信号隔离模块包括依次顺序连接的抗雷击电路、滞环比较电路和隔离电路，防干扰模块包括电阻、第一至第三电容、第一电感和第二电感；其中，电阻的一端与第一电感的一端、第三电容的一端分别连接，第一电感的另一端与第一电容的一端连接，第一电容的另一端与地、第二电容的一端分别连接，第二电容的另一端与第二电感的一端连接，第二电感的另一端与第三电容的另一端、电阻的另一端分别连接。

作为本实用新型所述的一种防干扰高速数据处理系统进一步优化方案，还包括时钟模块，时钟模块与FPGA逻辑控制器连接。

作为本实用新型所述的一种防干扰高速数据处理系统进一步优化方案，时钟模块采用27M有源晶体。

作为本实用新型所述的一种防干扰高速数据处理系统进一步优化方案，FLASH存储模块为FLASH阵列。

作为本实用新型所述的一种防干扰高速数据处理系统进一步优化方案，FLASH阵列包括多个FLASH芯片。

作为本实用新型所述的一种防干扰高速数据处理系统进一步优化方案，模数转换器的型号为ADS8365。

本实用新型采用以上技术方案与现有技术相比，具有以下技术效果：

（1）提升了数据的存储速度，安全性和强抗干扰性，实现了长时间、大容量的数据存储；设置一个防干扰模块，隔断外界信号干扰，保证数据的完整性；

（2）本实用新型采用信号全隔离技术，以避免数模共地带来的干扰影响到传输质量，以保证各信号之间互不影响，同时避免某路信号发生传输故障时，对硬件其他电路造成不良影响；

（3）采用了抗雷击设计，对上千伏的雷击信号可起到保护作用，使过压的传感器信号不会损坏电路；

（4）本实用新型满足飞行器遥测数据大容量、高速率的实时存储，保证数据的可靠回收，提供了抗雷击、除噪声干扰、隔离等作用，大大提高了发动机控制系统的安全性。

附图说明

图1是本实用新型系统示意图。

图2是防干扰模块的电路结构示意图。

具体实施方式

下面结合附图对本实用新型的技术方案做进一步的详细说明：

如图1是本实用新型系统示意图，一种防干扰高速数据处理系统，包括信号隔离模块、信号跟随调理模块、防干扰模块、模数转换器、FPGA逻辑控制器、RS422解码模块、光耦输入模块、RS422接收器、RS422发送器和FLASH存储模块；其中，信号隔离模块、信号跟随调理模块、模数转换器、FPGA逻辑控制器依次顺序连接，RS422解码模块、光耦输入模块、RS422接收器、RS422发送器、FLASH存储模块分别与FPGA逻辑控制器连接；信号隔离模块包括依次顺序连接的抗雷击电路、滞环比较电路和隔离电路。

如图2是防干扰模块的电路结构示意图，防干扰模块包括电阻R1、第一至第三电容C1-C3、第一电感L1和第二电感L2；其中，电阻的一端与第一电感的一端、第三电容的一端分别连接，第一电感的另一端与第一电容的一端连接，第一电容的另一端与地、第二电容的一端分别连接，第二电容的另一端与第二电感的一端连接，第二电感的另一端与第三电容的另一端、电阻的另一端分别连接。防干扰模块用于衰减高频干扰，并抑制过电压干扰。

RS422接收器用于将接收的命令输出至FPGA逻辑控制器进行解析，当接收到启动记录命令时，RS422解码模块开始接收PCM码流，直到存储系统被断电。当判断光耦输入模块接收的起飞信号有效时，信号隔离模块开始采集并经信号跟随调理模块、防干扰模块、模数转换器、FPGA逻辑控制器后存储多路输入的模拟量至FLASH存储模块。多路模拟量之间互相隔离，模拟量与PCM码流也互相隔离。记录完成后，FPGA逻辑控制器通过RS422发送器将接收的数据传至地面监控设备进行事后分析。

本实用新型还包括时钟模块，时钟模块与FPGA逻辑控制器连接。时钟模块采用27M有源晶体。FLASH存储模块为FLASH阵列；FLASH阵列包括多个FLASH芯片。模数转换器的型号为ADS8365。

本实用新型提升了数据的存储速度，安全性和强抗干扰性，实现了长时间、大容量的数据存储；设置一个防干扰模块，隔断外界信号干扰，保证数据的完整性；本实用新型采用信号全隔离技术，以避免数模共地带来的干扰影响到传输质量，以保证各信号之间互不影响，同时避免某路信号发生传输故障时，对硬件其他电路造成不良影响；采用了抗雷击设计，对上千伏的雷击信号可起到保护作用，使过压的传感器信号不会损坏电路；本实用新型满足飞行器遥测数据大容量、高速率的实时存储，保证数据的可靠回收，提供了抗雷击、除噪声干扰、隔离等作用，大大提高了发动机控制系统的安全性。

以上内容是结合具体的优选实施方式对本实用新型所作的进一步详细说明，不能认定本实用新型的具体实施只局限于这些说明。对于本实用新型所属技术领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干简单推演或替代，都应当视为属于本实用新型的保护范围。

Claims (6)

1.一种防干扰高速数据处理系统，其特征在于，包括信号隔离模块、信号跟随调理模块、防干扰模块、模数转换器、FPGA逻辑控制器、RS422解码模块、光耦输入模块、RS422接收器、RS422发送器和FLASH存储模块；其中，信号隔离模块、信号跟随调理模块、模数转换器、FPGA逻辑控制器依次顺序连接，RS422解码模块、光耦输入模块、RS422接收器、RS422发送器、FLASH存储模块分别与FPGA逻辑控制器连接；信号隔离模块包括依次顺序连接的抗雷击电路、滞环比较电路和隔离电路，防干扰模块包括电阻、第一至第三电容、第一电感和第二电感；其中，电阻的一端与第一电感的一端、第三电容的一端分别连接，第一电感的另一端与第一电容的一端连接，第一电容的另一端与地、第二电容的一端分别连接，第二电容的另一端与第二电感的一端连接，第二电感的另一端与第三电容的另一端、电阻的另一端分别连接。

2.根据权利要求1所述的一种防干扰高速数据处理系统，其特征在于，还包括时钟模块，时钟模块与FPGA逻辑控制器连接。

3.根据权利要求2所述的一种防干扰高速数据处理系统，其特征在于，时钟模块采用27M有源晶体。

4.根据权利要求1所述的一种防干扰高速数据处理系统，其特征在于，FLASH存储模块为FLASH阵列。

5.根据权利要求4所述的一种防干扰高速数据处理系统，其特征在于，FLASH阵列包括多个FLASH芯片。

6.根据权利要求1所述的一种防干扰高速数据处理系统，其特征在于，模数转换器的型号为ADS8365。