CN207157233U - 一种电码化发送器 - Google Patents

Abstract

本实用新型涉及一种电码化发送器，包括：编码条件采集器、FPGA、第一处理器、第二处理器、安全与门和FBJ，其中，所述编码条件采集器与FPGA相连接，所述编码条件采集器基于光耦方式对继电编码电路的编码条件进行动态采集，并传递给FPGA；所述FPGA通过第一处理器和第二处理器与安全与门相连接，其中第一处理器和第二处理器均是基于AMR芯片的处理器；所述安全与门与FBJ相连接。本实用新型的电码化发送器采用先进的电子芯片FPGA和ARM芯片处理器，能够提高电码化设备的可用性、可靠性、可维护性和安全性，降低电码化设备的故障率。

Description

一种电码化发送器

技术领域

本实用新型涉及铁路信号领域，具体地说，涉及一种电码化发送器。

背景技术

目前，全路普遍采用电码化技术来保证列车进入站内时机车信号接收地面信息的连续性。在铁路现场运营中发现，电码化发送检测设备与器材之间的接口复杂、配线繁多、故障率高，尤其是电码化设备对轨道电路的工作造成了一定的影响。

国内外对于电码化系统做了大量的研究，也研制出不少设备。从发送设备来说，主要有北京全路通信信号研究院的ZPW-2000A型发送器，黑龙江瑞兴公司的ZPW-2000R型发送器，固安信通公司的ZPW-2000G型发送器。

ZPW-2000A型发送器采用基于单片机与FPGA结合的软件加硬件方式，ZPW-2000R型发送器采用基于FPGA的硬件方式，且信号合成部分与功放电路部分分开为两个设备，ZPW-2000G型发送器采用基于FPGA的硬件方式，信号合成部分与功放电路部分合成为一个设备，与ZPW-2000A一致。

但是上述设备的信号精度及其安全性均不能很好的满足使用的要求。

实用新型内容

本实用新型所要解决的技术问题是针对现有技术的不足，提供一种信号精度高、使用安全性和可靠性好的电码化发送器。

本实用新型解决上述技术问题的技术方案如下：

本实用新型提供一种电码化发送器，包括：编码条件采集器、FPGA、第一处理器、第二处理器、安全与门和FBJ，其中，所述编码条件采集器与FPGA相连接，所述编码条件采集器基于光耦方式对继电编码电路的编码条件进行动态采集，并传递给FPGA；所述FPGA通过第一处理器和第二处理器与安全与门相连接，其中第一处理器和第二处理器均是基于AMR芯片的处理器；所述安全与门与FBJ相连接。

本实用新型的有益效果在于：采用第一处理器和第二处理器同时对FPGA合成的电码化信号进行采集、分析、互相校验，结果正确且一致，才输出脉冲信号给安全与门，提高了发送器的安全性。第一处理器和第二处理器分别对电码化信号的频率和经过滤波功放电路后信号的电压进行检测，频率错误或电压错误都会导致FBJ继电器的落下，从而切断信号进入轨道的通路，保证了发送器故障导向安全。FPGA动态采集编码条件，并将采集结果同时送至第一处理器和第二处理器，避免了第一处理器和第二处理器分别采集编码条件时可能出现的不一致，提高了发送器的可靠性。

进一步，还包括滤波电路，所述滤波电路与FPGA相连接，所述滤波电路对FPGA生成的频移键控信号进行滤波，实现频移键控信号的方波-正弦变换。

进一步，还包括功放电路，所述功放电路与滤波电路、第一处理器和第二处理器均相连接，实现对滤波电路输出信号的功率放大的到功放信号，并将功放信号送至第一处理器和第二处理器进行电压检测。

本实用新型的有益效果是：基于性能更强的FPGA芯片开发平台，硬件编程方法，提高了合成信号的精度和实时性；基于性能更强的ARM芯片，提高电码化信号自检的实时性和精度；采用直接数字频率合成技术DDS，生成信号相位连续、稳定可靠的电码化信号，满足铁路信号产品的技术安全原则。

附图说明

图1为本实用新型的电码化发送器的结构示意图。

具体实施方式

以下结合附图对本实用新型的原理和特征进行描述，所举实例只用于解释本实用新型，并非用于限定本实用新型的范围。

如图1所示，本实用新型提供本实用新型提供一种电码化发送器，包括：编码条件采集器、FPGA、第一处理器、第二处理器、安全与门和FBJ，其中，所述编码条件采集器与FPGA相连接，所述编码条件采集器基于光耦方式对继电编码电路的编码条件进行动态采集，并传递给FPGA；所述FPGA通过第一处理器和第二处理器与安全与门相连接，所述FPGA基于芯片XC2S100E，采用硬件编程方式，根据编码条件给出的载频和低频频率，先生成上边频和下边频信号，再根据低频信号的高低电平对上边频和下边频信号进行调制，最后输出相位连续的频移键控信号；其中第一处理器和第二处理器均是基于AMR芯片的处理器，所述第一处理器和第二处理器实现对FPGA生成频移键控信号的AD采集、信号解调和电压检测，所述第一处理器和第二处理器通过串口方式将解调结果和电压检测结果进行互相校验，然后根据校验结果生成动态信号传递至安全与门；所述安全与门与FBJ相连接，安全与门对第一处理器和第二处理器生成的动态信号进行“与操作”和整流，生成直流24V电压，驱动FBJ继电器吸起或落下。当第一处理器(简称CPU1)和第二处理器(简称CPU2)都生成动态脉冲信号，则FBJ继电器吸起，否则FBJ继电器落下，当第一处理器和第二处理器对电码化信号的解调和电压检测结果正确，校验结果一致，编码条件正确则FBJ继电器吸起，功放信号经FBJ继电器前节点输出，否则FBJ继电器落下，功放信号无法输出。

进一步，还包括滤波电路，所述滤波电路与FPGA相连接，所述滤波电路对FPGA生成的频移键控信号进行滤波，实现频移键控信号的方波-正弦变换。

进一步，还包括功放电路，所述功放电路与滤波电路、第一处理器和第二处理器均相连接，实现对滤波电路输出信号的功率放大的到功放信号，并将功放信号送至第一处理器(简称CPU1)和第二处理器(简称CPU2)进行电压检测。

上述各个部件的用途和目的如下所述：

编码条件：基于光耦方式对继电编码电路的编码条件进行动态采集，保证编码条件采集的安全可靠。

FPGA：基于FPGA芯片XC2S100E，采用硬件编程方式，根据编码条件给出的载频和低频频率，先生成上边频和下边频信号，根据低频信号的高低电平对上边频和下边频信号进行调制，最后输出相位连续的频移键控信号。

CPU1(CPU2)：ARM芯片及其外围电路，实现对FPGA生成频移键控信号的AD采集，信号解调、电压检测，CPU1和CPU2通过串口方式将解调结果和电压检测结果进行互相校验，然后根据校验结果生成动态信号。

安全与门：对CPU1和CPU2生成的脉冲信号进行“与操作”和整流，生成直流24V电压，驱动FBJ继电器吸起。当CPU1和CPU2都生成动态脉冲信号，则FBJ继电器吸起，否则FBJ继电器落下。

滤波电路：滤波电路对FPGA生成的频移键控信号进行滤波，实现方波-正弦的变换。

功放电路：实现对滤波输出信号的功率放大，并将功放信号送至CPU1、CPU2进行电压检测。

FBJ：当CPU1和CPU2对电码化信号的解调和电压检测结果正确，双机校验结果一致，编码条件正确则FBJ继电器吸起，功放信号经FBJ继电器前节点输出，否则FBJ继电器落下，功放信号无法输出，符合铁路信号设备的故障-安全原则。

本实用新型的电码化发送器采用先进的电子芯片FPGA和ARM芯片处理器，能够提高电码化设备的可用性、可靠性、可维护性和安全性，降低电码化设备的故障率。

本实用新型的电码化发送器可以在全路的站内股道电路为25Hz相敏轨道电路的车站进行推广使用。从经济效益上来说，目前一个4股道的小站所有电码化的设备、器材(不含室外设备)投资在30万元以上。目前全路共有5774个车站，并且每年以100个左右的车站在增加。如果能占领市场份额的10％，就有500多个车站，15000万元的产品销售额。由于是电子产品，利润丰厚，能带来可观的经济收益。

本实用新型的电码化发送器故障率低，可以减轻维护工作劳动强度，减少维护人员，节约维护成本。

以上所述仅为本实用新型的较佳实施例，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (3)

1.一种电码化发送器，其特征在于，包括：编码条件采集器、FPGA、第一处理器、第二处理器、安全与门和FBJ，其中，所述编码条件采集器与FPGA相连接，所述编码条件采集器对继电编码电路的编码条件进行采集，并传递给FPGA；所述FPGA通过第一处理器和第二处理器与安全与门相连接，其中第一处理器和第二处理器均是基于AMR芯片的处理器；所述安全与门与FBJ相连接。

2.根据权利要求1所述的电码化发送器，其特征在于，还包括滤波电路，所述滤波电路与FPGA相连接，所述滤波电路对FPGA生成的频移键控信号进行滤波，实现频移键控信号的方波-正弦变换。

3.根据权利要求2所述的电码化发送器，其特征在于，还包括功放电路，所述功放电路与滤波电路、第一处理器和第二处理器均相连接，实现对滤波电路输出信号的功率放大的到功放信号，并将功放信号送至第一处理器和第二处理器进行电压检测。