CN207148829U - 一种基于sdio接口的嵌入式arm核心板 - Google Patents

Abstract

本实用新型提供一种基于SDIO接口的嵌入式ARM核心板,包括：ARM处理器、WiFi模块、内存芯片及存储芯片，所述ARM处理器通过SDIO接口与所述WiFi模块连接，所述内存芯片及所述存储芯片与所述ARM处理器的输入输出端口连接。集成支持WiFi无线通讯功能，解决频繁掉线问题，提供稳定的工作时间，而且传输速率不低于1MB/s，极大的降低了开发成本并缩短开发周期。

Description

一种基于SDIO接口的嵌入式ARM核心板

技术领域

本实用新型属于嵌入式计算机的技术领域，尤其涉及一种基于SDIO接口的嵌入式ARM核心板。

背景技术

嵌入式ARM核心板通过连接器，如金手指方式、排针排母方式、邮票孔方式、板对板连接器方式，对外引出ARM处理器所支持的硬件功能接口或核心板自身扩展出的接口，用户基于核心板自主设计基板或载板，完成针对某种行业应用的嵌入式平台的开发。

随着互联网、物联网技术的发展，WiFi无线通讯手段已被大量应用于各种行业，但是传统的嵌入式ARM核心板自身不支持WiFi无线通讯方式，也存在即使支持WiFi无线通讯方式，例如采用USB接口扩展的方式，但是存在通讯不稳定、无线网络易掉线、复位系统不稳定的技术问题，若是采用串口接口扩展的方案，会存在WiFi通讯速率慢等问题。

发明内容

有鉴于此，本实用新型提供一种基于SDIO接口的嵌入式ARM核心板，以解决现有的嵌入式ARM核心板通讯不稳定、通讯速率慢的技术问题。

为了对披露的实施例的一些方面有一个基本的理解，下面给出了简单的概括。该概括部分不是泛泛评述，也不是要确定关键/重要组成元素或描绘这些实施例的保护范围。其唯一目的是用简单的形式呈现一些概念，以此作为后面的详细说明的序言。

本实用新型采用如下技术方案：

在一些可选的实施例中，提供一种基于SDIO接口的嵌入式ARM核心板,包括：ARM处理器、WiFi模块、内存芯片及存储芯片，所述ARM处理器通过SDIO接口与所述WiFi模块连接，所述内存芯片及所述存储芯片与所述ARM处理器的输入输出端口连接。

在一些可选的实施例中，所述的一种基于SDIO接口的嵌入式ARM核心板,还包括：用于系统复位或异常状态恢复的复位电路。

在一些可选的实施例中，所述的一种基于SDIO接口的嵌入式ARM核心板,还包括：为所述ARM处理器、WiFi模块、内存芯片、存储芯片及复位电路供电的电源电路。

在一些可选的实施例中，所述内存芯片的型号为MT47H64M16NF-25E，所述存储芯片的型号为S34ML01G200TFI000。

在一些可选的实施例中，所述ARM处理器的型号为MCIMX287CVM4B，所述WiFi模块的型号为AP6181；所述ARM处理器的SD_CLK引脚、SDIO_DATA_CMD引脚、SD_D0引脚、SD_D1引脚、SD_D2引脚及SD_D3引脚依次与所述WiFi模块的SDIO_DATA_CLK引脚、SDIO_DATA_CMD引脚、SDIO_DATA_0引脚、SDIO_DATA_1引脚、SDIO_DATA_2及SDIO_DATA_3引脚连接。

本实用新型所带来的有益效果：集成支持WiFi无线通讯功能，解决频繁掉线问题，提供稳定的工作时间，而且传输速率不低于1MB/s，基于本实用新型的嵌入式ARM核心板可以开发出多种对WiFi通讯有需求的产品应用，使开发人员能够专注于基板的设计工作，快速构建出适用于不同应用场景的WiFi版本嵌入式ARM计算机，极大的降低了开发成本并缩短开发周期。

为了上述以及相关的目的，一个或多个实施例包括后面将详细说明并在权利要求中特别指出的特征。下面的说明以及附图详细说明某些示例性方面，并且其指示的仅仅是各个实施例的原则可以利用的各种方式中的一些方式。其它的益处和新颖性特征将随着下面的详细说明结合附图考虑而变得明显，所公开的实施例是要包括所有这些方面以及它们的等同。

附图说明

图1是本实用新型一种基于SDIO接口的嵌入式ARM核心板的结构框图；

图2是本实用新型ARM处理器扩展集成WiFi模块的原理图；

图3是本实用新型复位电路的电路图；

图4是本实用新型电源电路的电路图。

具体实施方式

以下描述和附图充分地示出本发明的具体实施方案，以使本领域的技术人员能够实践它们。其他实施方案可以包括结构的、逻辑的、电气的、过程的以及其他的改变。实施例仅代表可能的变化。除非明确要求，否则单独的部件和功能是可选的，并且操作的顺序可以变化。一些实施方案的部分和特征可以被包括在或替换其他实施方案的部分和特征。本发明的实施方案的范围包括权利要求书的整个范围，以及权利要求书的所有可获得的等同物。

如图1至4所示，在一些说明性的实施例中，提供一种基于SDIO接口的嵌入式ARM核心板，包括：ARM处理器1、WiFi模块2、内存芯片3、存储芯片4、复位电路5、电源电路6及SDIO接口7，将ARM处理器1、内存芯片3、存储芯片4、复位电路5、电源电路6集成到一块电路板上。

ARM处理器1的型号为MCIMX287CVM4B，支持采用ARM7内核、Cortex-M3内核、Cortex-M4内核、ARM9内核、Cortex-A7内核、Cortex-A8内核、Cortex-A9内核，能够支持运行ucos系统、linux系统或者andriod系统。ARM处理器1通过SDIO接口7与WiFi模块2连接，WiFi模块2采用具有SDIO接口WiFi模组，从而提高通讯稳定性、长时间工作可靠性，WiFi模块2的型号为AP6181。其中，所述ARM处理器1的SD_CLK引脚、SDIO_DATA_CMD引脚、SD_D0引脚、SD_D1引脚、SD_D2引脚及SD_D3引脚依次与所述WiFi模块2的SDIO_DATA_CLK引脚、SDIO_DATA_CMD引脚、SDIO_DATA_0引脚、SDIO_DATA_1引脚、SDIO_DATA_2及SDIO_DATA_3引脚连接。

内存芯片3及存储芯片4与ARM处理器1的输入输出端口连接，内存芯片3的型号为MT47H64M16NF-25E，可以支持采用32MB、64MB、128MB、256MB、512MB、1GB或2GB，可以支持采用单颗芯片或多颗芯片，用于支持系统软件运行及用户数据缓存。存储芯片4的型号为S34ML01G200TFI000，可支持采用64MB、128MB、256MB、512MB或1GB及以上，用于保存系统文件、应用软件以及用户数据。

复位电路5用于系统复位或异常状态恢复，可支持采用ARM处理器外部复位电路以及ARM处理器内部复位信号控制。电源电路6为所述ARM处理器1、WiFi模块2、内存芯片3、存储芯片4及复位电路5供电，可支持采用3.3V或5V，用于系统供电需求。

本实用新型的嵌入式ARM核心板对外引脚引出设计，可采用排针排母连接器、板对板连接器、金手指连接器、邮票孔焊接等多种方式，根据不同的应用场景适配，最大限度的提高系统稳定与平台灵活性。

上述实施例为本实用新型较佳的实施方式，但本实用新型的实施方式并不受上述实施例的限制，其他任何未背离本实用新型的精神实质与原理下所做的改变，修饰，替代，组合，简化，均应为等效的置换方式，都应包含在本实用新型的保护范围内。

Claims (5)

1.一种基于SDIO接口的嵌入式ARM核心板,其特征在于，包括：ARM处理器、WiFi模块、内存芯片及存储芯片，所述ARM处理器通过SDIO接口与所述WiFi模块连接，所述内存芯片及所述存储芯片与所述ARM处理器的输入输出端口连接。

2.根据权利要求1所述的一种基于SDIO接口的嵌入式ARM核心板,其特征在于，还包括：用于系统复位或异常状态恢复的复位电路。

3.根据权利要求2所述的一种基于SDIO接口的嵌入式ARM核心板,其特征在于，还包括：为所述ARM处理器、WiFi模块、内存芯片、存储芯片及复位电路供电的电源电路。

4.根据权利要求3所述的一种基于SDIO接口的嵌入式ARM核心板,其特征在于，所述内存芯片的型号为MT47H64M16NF-25E，所述存储芯片的型号为S34ML01G200TFI000。

5.根据权利要求4所述的一种基于SDIO接口的嵌入式ARM核心板,其特征在于，所述ARM处理器的型号为MCIMX287CVM4B，所述WiFi模块的型号为AP6181；所述ARM处理器的SD_CLK引脚、SDIO_DATA_CMD引脚、SD_D0引脚、SD_D1引脚、SD_D2引脚及SD_D3引脚依次与所述WiFi模块的SDIO_DATA_CLK引脚、SDIO_DATA_CMD引脚、SDIO_DATA_0引脚、SDIO_DATA_1引脚、SDIO_DATA_2及SDIO_DATA_3引脚连接。