CN206991079U - 一种mcu存储系统 - Google Patents

Abstract

本实用新型公开了一种MCU存储系统，该存储系统包括：微处理器、片外非易失性存储控制接口、片外非易失性存储器、片内易失性存储器、存储系统控制电路；其中，微处理器分别与片外非易失性存储控制接口、片内易失性存储器、存储系统控制电路相连接，片外非易失性存储控制接口分别与存储系统控制电路、片外非易失性存储器相连接，片内易失性存储器与存储系统控制电路相连接。在本实用新型中，将片内易失性作为高速数据缓存，通过片内存储系统控制电路实现地址转换、数据预取和缓存管理，可以使MCU以接近片内易失性存储器的访问速度获得片外非易失性存储器容量的可执行程序空间，提高了访问速度以及降低了硬件成本。

Description

一种MCU存储系统

技术领域

本实用新型涉及单片机技术领域，尤其涉及一种MCU存储系统。

背景技术

微控制单元（MicroControllerUnit，MCU）系统中，可执行程序一般存储在片内易失性存储器，或者片内非易失性存储器（Nonvolatile Memory）中。微处理器可以随时直接地址访问存储在这两种设备上的信息，其中，每个地址对应一个字节，片内存储器的大小决定微处理器程序空间。

在MCU系统中，一般还具有一种片外非易失性存储器，包括但不仅限于片外NORFlash、片外NAND Flash等。该设备一般存储数据而非可执行程序。微处理器访问片外非易失性存储器时不能通过直接地址随机访问，而是通过对相应的控制模块访问接口进行操作，操作方式有很多种，一般地，可以通过读写命令包的方式通知控制模块需要完成何种操作，以及操作命令格式，非易失性性存储器的控制模块收到命令后，再将其转为符合片外非易失性存储器接口协议的命令，通过输入输出接口（例如SPI）发送给片外非易失性存储器，按照接口协议完成操作，最后将操作结果返回给微处理器。

片内易失性存储器和片内非易失性存储器容量都比较小（4KB-1MB），并且成本较高，随着32bits MCU的普及，可执行程序空间的大小逐渐成为MCU应用的瓶颈之一。

实用新型内容

本实用新型的目的在于克服现有技术的不足，本实用新型提供了一种MCU存储系统，可以使MCU以接近片内易失性存储器的访问速度获得片外非易失性存储器容量的可执行程序空间。

为了解决上述问题，本实用新型提出了一种MCU存储系统，所述存储系统包括：微处理器、片外非易失性存储控制接口、片外非易失性存储器、片内易失性存储器、存储系统控制电路；其中，所述微处理器分别与所述片外非易失性存储控制接口、所述片内易失性存储器、所述存储系统控制电路相连接，所述片外非易失性存储控制接口分别与所述存储系统控制电路、所述片外非易失性存储器相连接，所述片内易失性存储器与所述存储系统控制电路相连接。

优选地，所述存储系统控制电路包括：地址映射电路、缓存管理电路、数据读取电路；其中，所述地址映射电路分别与所述缓存管理电路、所述数据读取电路相连接，所述缓存管理电路和所述数据读取电路相连接。

优选地，所述地址映射电路与所述微处理器相连接。

优选地，所述数据读取电路与所述片外非易失性存储器相连接。

优选地，所述数据读取电路通过片外非易失性存储控制接口与所述片外非易失性存储器相连接。

优选地，所述缓存管理电路与所述片内易失性存储器相连接。

在本实用新型实施例中，将片内易失性作为高速数据缓存，通过片内存储系统控制电路实现地址转换、数据预取和缓存管理，片外易失性存储器存储所有程序信息，通过相应的片外非易失性存储器控制接口的控制电路进行控制，可以使MCU以接近片内易失性存储器的访问速度获得片外非易失性存储器容量的可执行程序空间，提高了访问速度以及降低了硬件成本。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1是本实用新型实施例的MCU存储系统的结构组成示意图；

图2是本实用新型实施例中存储系统控制电路的结构组成示意图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

图1是本实用新型实施例的MCU存储系统的结构组成示意图，如图1所示，该存储系统包括：微处理器1、片外非易失性存储控制接口2、片外非易失性存储器3、片内易失性存储器4、存储系统控制电路5；其中，微处理器1分别与片外非易失性存储控制接口2、片内易失性存储器4、存储系统控制电路相5连接，片外非易失性存储控制接口2分别与存储系统控制电路5、片外非易失性存储器3相连接，片内易失性存储器4与存储系统控制电路5相连接。

具体实施中，微处理器1用于向存储系统控制电路5发送访存地址，接收存储系统控制电路5所读取有片外非易失性存储器上访存地址对应的程序数据；所述微处理器1可以为ARM Cortex-M0或ARM Cortex-M4，但不以此为限制。

片外非易失性存储控制接口2用于读取片外非易失性存储器3上与该访存地址相对应的程序数据；

片外非易失性存储器3用于存储可执行程序；所述片外非易失性存储器3可以为铁电存储器、磁性随机存储器或相变存储器，但不以此为限制。

片内易失性存储器4用于存储高速缓存数据；

存储系统控制电路5用于接收微处理器1所发送的访存地址，在地址映射表中查找该访存地址是否在片内易失性存储器4中，若是，则将相应数据读取并发送给微处理器1；若否，则通过片外非易失性存储控制接口读取片外非易失性存储器3上与该访存地址相对应的程序数据。

进一步地，如图2所示，存储系统控制电路5包括：地址映射电路51、缓存管理电路52、数据读取电路53；其中，地址映射电路51分别与缓存管理电路52、数据读取电路53相连接，缓存管理电路52和数据读取电路53相连接。

数据读取电路53可以为TempTale4 TT4USB，缓存管理电路52可以为CACHEX。

进一步地，地址映射电路51与微处理器1相连接。

数据读取电路53与片外非易失性存储器3相连接。

具体地，数据读取电路53通过片外非易失性存储控制接口2与片外非易失性存储器3相连接。

缓存管理电路52与片内易失性存储器4相连接。

具体实施中，地址映射电路51用于将微处理器1发送的访存地址转化为缓存地址，查找该缓存地址是否在片内易失性存储器4中；

缓存管理电路52用于将片内易失性存储器4划分为缓存块；

数据读取电路53用于当微处理器1发送的访存地址不在片内易失性存储器4中时，通过片外非易失性存储控制接口2读取片外非易失性存储器3上访存地址对应的数据。

具体实施中，缓存块的容量可以根据片内易失性存储器的容量、片外非易失性存储器的容量、以及系统程序空间大小选取最优值。缓存块的内容取自片外非易失性存储器的某一段连续地址空间，连续地址空间的大小与缓存块的容量相等。

具体地，地址映射电路51用于根据微处理器1发送的访存地址中的映射表序号查找对应的映射表项，检查映射表的内容，将访存地址转化为缓存地址。

数据读取电路53用于通过片外非易失性存储控制接口2将访存地址发送给片外非易失性存储器3，读取片外非易失性存储器3上访存地址对应的数据，并将该数据发送给片内易失性存储器4。

地址映射电路51还用于更新地址映射表。当读取片外非易失性存储器3上访存地址对应的数据，并将该数据发送给片内易失性存储器4时，该数据储存到片内易失性存储器4中，并由地址映射电路51更新地址映射表，返回给微处理器1。

缓存管理电路52还用于根据缓存策略替换缓存块的内容。具体地，根据LRU策略（Least Recently Used）替换缓存块的内容。进一步地，缓存管理电路52还用于对缓存块的内容进行锁定。当锁定缓存块的内容时，无法对该缓存块的内容进行替换或者更新。

在本实用新型实施例中，地址映射表可以存储于做任意片内存储器件。

具体实施中，缓存块的容量可以根据片内易失性存储器的容量、片外非易失性存储器的容量、以及系统程序空间大小选取最优值。缓存块的内容取自片外非易失性存储器的某一段连续地址空间，连续地址空间的大小与缓存块的容量相等。

具体地，存储系统控制电路5中的地址映射电路51根据微处理器1发送的访存地址中的映射表序号查找对应的映射表项，检查映射表的内容，将访存地址转化为缓存地址。

存储系统控制电路5中的数据读取电路53通过片外非易失性存储控制接口2将访存地址发送给片外非易失性存储器3，读取片外非易失性存储器3上访存地址对应的数据，并将该数据发送给片内易失性存储器4。

存储系统控制电路5中的地址映射电路51更新地址映射表。当读取片外非易失性存储器3上访存地址对应的数据，并将该数据发送给片内易失性存储器4时，该数据储存到片内易失性存储器4中，并由地址映射电路51更新地址映射表，返回给微处理器1。

存储系统控制电路5中的缓存管理电路52根据缓存策略替换缓存块的内容。具体地，根据LRU策略替换缓存块的内容。进一步地，缓存管理电路52对缓存块的内容进行锁定。当锁定缓存块的内容时，无法对该缓存块的内容进行替换或者更新。

本实用新型实施例中，地址映射表如下表所示：

地址映射电路将微处理器发出的访存地址分为3个部分：

块内偏移地址部分；

标签部分；

地址映射表序号部分。

每个缓存块对应1个或多个地址映射表项。根据地址中的映射表序号部可以找到对应的映射表项，然后检查映射表的内容，完成地址映射。如果转化的缓存地址在片内易失性存储器中，则根据产生的缓存地址访问缓存（片内易失性存储器），并将所得到的数据返回给微处理器。如果否，则将相对应的访存请求发给片外非易失性存储器的控制接口，该控制接口将返回片外非易失性存储器与该地址对应的数据，该数据被存储到缓存中，并更新地址映射表，同时返回给微处理器。

在本实用新型实施例中，将片内易失性作为高速数据缓存，通过片内存储系统控制电路实现地址转换、数据预取和缓存管理，片外易失性存储器存储所有程序信息，通过相应的片外非易失性存储器控制接口的控制电路进行控制，可以使MCU以接近片内易失性存储器的访问速度获得片外非易失性存储器容量的可执行程序空间，提高了访问速度以及降低了硬件成本。

另外，以上对本实用新型实施例所提供的MCU存储系统进行了详细介绍，本文中应用了具体个例对本实用新型的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本实用新型的核心思想；同时，对于本领域的一般技术人员，依据本实用新型的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本实用新型的限制。

Claims (6)

1.一种MCU存储系统，其特征在于，所述存储系统包括：微处理器、片外非易失性存储控制接口、片外非易失性存储器、片内易失性存储器、存储系统控制电路；其中，所述微处理器分别与所述片外非易失性存储控制接口、所述片内易失性存储器、所述存储系统控制电路相连接，所述片外非易失性存储控制接口分别与所述存储系统控制电路、所述片外非易失性存储器相连接，所述片内易失性存储器与所述存储系统控制电路相连接。

2.如权利要求1所述的MCU存储系统，其特征在于，所述存储系统控制电路包括：地址映射电路、缓存管理电路、数据读取电路；其中，所述地址映射电路分别与所述缓存管理电路、所述数据读取电路相连接，所述缓存管理电路和所述数据读取电路相连接。

3.如权利要求2所述的MCU存储系统，其特征在于，所述地址映射电路与所述微处理器相连接。

4.如权利要求2所述的MCU存储系统，其特征在于，所述数据读取电路与所述片外非易失性存储器相连接。

5.如权利要求4所述的MCU存储系统，其特征在于，所述数据读取电路通过片外非易失性存储控制接口与所述片外非易失性存储器相连接。

6.如权利要求2所述的MCU存储系统，其特征在于，所述缓存管理电路与所述片内易失性存储器相连接。