CN206894652U - 基于fpga的密码机 - Google Patents

Abstract

本实用新型公开了一种基于FPGA的密码机，属于网络信息安全领域。该基于FPGA的密码机包括CPU处理模块、FPGA处理模块、配置管理模块、配置串口、DDR存储芯片、FLASH缓存芯片、密钥模块、光纤模块；CPU处理模块与FPGA处理模块连接；CPU处理模块与第一DDR存储芯片、第一FLASH缓存芯片分别连接；CPU处理模块与配置串口连接；CPU处理模块与配置管理模块连接；FPGA处理模块与密钥模块连接；FPGA处理模块与配置管理模块连接；解决了只能在链路层进行加密的问题；达到了保护某链路上的所有数据的传输安全，防止用户数据泄露提高加密数据的安全性的效果。

Description

基于FPGA的密码机

技术领域

本实用新型实施例涉及网络信息安全领域，特别涉及一种基于FPGA(FieldProgrammable Gate Array，现场可编程门阵列)的密码机。

背景技术

随机信息技术和互联网的发展，越来越多的信息通过网络传输，网络信息安全也越来越重要。

在电子政务、金融等方面传输和接入安全是一直网络信息安全需要解决的问题，相关技术中采用信道加密机在链路层对数据进行加密或解密，以达到防止用户数据泄露的效果。

然而，信道加密机只能在链路层进行加密、解密，不能够被应用在互联网中，限制了网络的可拓展性和延伸性。

实用新型内容

为了解决现有技术的问题，本实用新型实施例提供了一种基于现场可编程门阵列FPGA的密码机。该技术方案如下：

第一方面，提供了一种基于现场可编程门阵列FPGA的密码机，应用于网络层或链路层其特征在于，所述基于FPGA的密码机至少包括中央处理器CPU处理模块、FPGA处理模块、配置管理模块、配置串口、双倍数据流DDR存储芯片、FLASH缓存芯片、密钥模块、光纤模块；

所述CPU处理模块与所述FPGA处理模块通过总线连接；

所述CPU处理模块与第一DDR存储芯片、第一FLASH缓存芯片分别连接；

所述CPU处理模块与所述配置串口连接；

所述CPU处理模块与所述配置管理模块连接；

所述CPU处理模块与所述光纤模块通过光口连接；

所述FPGA处理模块与所述密钥模块连接；

所述FPGA处理模块与所述配置管理模块连接。

可选的，还包括第二DDR存储芯片、第二FLASH缓存芯片；

所述FPGA处理模块与所述第二DDR存储芯片、所述第二FLASH缓存芯片分别连接。

可选的，还包括通用接口模块和状态指示灯；

所述通用接口模块与所述CPU处理模块连接；

所述状态指示灯与所述配置管理模块连接。

本实用新型实施例提供的技术方案带来的有益效果是：

本实用新型实施例提供的基于FPGA的密码机，包括CPU处理模块、FPGA处理模块、配置管理模块、配置串口、双倍数据流DDR存储芯片、FLASH缓存芯片、密钥模块、光纤模块，将加密拓宽至互联网传输过程中；解决了现有技术只能在链路层进行加密的问题；达到了保护某链路上的所有数据的传输安全，防止用户数据泄露、提高加密数据的安全性的效果。

附图说明

为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本实用新型一个实施例提供的基于FPGA的密码机的结构示意图；

图2本实用新型另一个实施例提供的基于FPGA的密码机的结构示意图；

图3是本实用新型一个实施例提供的基于FPGA的密码机的实施示意图。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新型实施方式作进一步地详细描述。

请参考图1，其示出了本实用新型一个实施例提供的基于FPGA的密码机的结构示意图。如图1所示，该基于FPGA的密码机包括CPU(Central Processing Unit，中央处理器)处理模块110、FPGA处理模块120、配置管理模块160、配置串口140、第一DDR(Double DataRate，双倍数据流)存储芯片131、第一FLASH缓存芯片132、第二DDR存储芯片181、第二FLASH缓存芯片182、光纤模块170、密钥模块150。

该基于FPGA的密码机应用于网络层或链路层，具有加密、解密功能。用户设备可以通过该基于FPGA的密码机连接互联网。

其中，CPU处理模块110与FPGA处理模块120通过总线连接。

可选的，CPU处理模块110与FPGA处理模块120通过PCI-E总线连接。

CPU处理模块110与第一DDR存储芯片131、第一FLASH缓存芯片132分别连接。

CPU处理模块110与配置串口140连接。

配置串口140用于在前期对密码机进行调试时，对CPU处理模块110进行初始化。

CPU处理模块110与配置管理模块160连接。

配置管理模块160用于管理FPGA处理模块120的烧录、配置状态。

CPU处理模块110与光纤模块170通过光口171连接。

可选的，光口171通过XAUI(万兆以太网连接单元接口)与CPU处理模块110连接。

FPGA处理模块120与第二DDR存储芯片181、第二FLASH缓存芯片182分别连接。

FPGA处理模块120包括一个或多个FPGA算法单元。

FPGA处理模块120用于提供ECC算法或诸如SSF33对称算法、SM1对称算法、SM2非对称算法、SM3杂凑算法、SM4对称算法之类的业务算法。

FPGA处理模块120与密钥模块150连接。

密钥模块150用于生成密钥对请求数据，对数据进行数字签名及身份认证，固化成熟算法。

FPGA处理模块120与配置管理模块160连接。

综上所述，本实用新型实施例提供的基于FPGA的密码机，包括CPU处理模块、FPGA处理模块、配置管理模块、配置串口、双倍数据流DDR存储芯片、FLASH缓存芯片、密钥模块、光纤模块，将加密拓宽至互联网传输过程中；解决了现有技术只能在链路层进行加密的问题；达到了保护某链路上的所有数据的传输安全，防止用户数据泄露、提高加密数据的安全性的效果。

在基于图1所示实施例的可选实施例中，该基于FPGA的密码机还包括通用接口模块191和状态指示灯192，如图2所示。

通用接口模块191与CPU处理模块110连接。

通用接口模块191包括网口、RTC时钟(Real-Time Clock，实时时钟)、SATA(SerialATA，串行ATA)接口等。

状态指示灯192与配置管理模块160连接。

状态指示灯192用于展示配置状态。

需要说明的是，本实用新型所提供的实施例中的CPU处理模块110、FPGA处理模块120、配置管理模块160、配置串口140、第一DDR存储芯片131、第一FLASH缓存芯片132、第二DDR存储芯片181、第二FLASH缓存芯片182、光纤模块170、密钥模块150、状态指示灯192、通用接口模块191均为市售模块；比如：CPU处理模块110为TILE-Gx3036系列，FPGA处理模块120为Xilinx7系列或Altera 5/10系列。

在实际使用过程中，用户设备通过基于FPGA的密码机发送或接收数据。

在发送数据时，用户设备将数据包以明文方式通过光口传输至基于FPGA的密码机的CPU处理模块，CPU处理模块对数据包进行预处理，从数据包提取出待加密的数据以及数据的传输信息；再由CPU处理模块将待加密的数据通过并行总线传输至第一DDR存储芯片和第一FLASH缓存芯片；CPU处理模块再将待加密的数据传输至FPGA处理模块。

当基于FPGA的密码机包括第二DDR存储芯片和第二FLASH缓存芯片时，FPGA处理模块将待加密的数据存储至第二FLASH缓存芯片或第二DDR存储芯片。

再由FPGA处理模块对待加密的数据进行加密，得到加密数据，并将加密数据传输至CPU处理模块，由CPU处理模块通过网口传输至相应的接收设备。

在接收数据时，通过网口将接收到的加密数据传输至基于FPGA的密码机的CPU处理模块，CPU处理模块通过并行总线将加密数据存储至第一DDR存储芯片和第一FLASH缓存芯片，再由CPU处理模块将加密数据传输至FPGA处理模块。

当基于FPGA的密码机包括第二DDR存储芯片和第二FLASH缓存芯片时，FPGA处理模块将加密数据存储至第二FLASH缓存芯片或第二DDR存储芯片。

FPGA处理模块对加密数据进行解密，得到解密后的数据，并将解密后的数据发送至CPU处理模块，由CPU处理模块通过光口将解密后的数据传输至与该基于FPGA的密码机连接的用户设备。

请参考图3，其示出了本实用新型一个实施例提供的基于FPGA的密码机的实施示意图。

用户设备A与基于FPGA的密码机C连接，用户设备B与基于FPGA的密码机D连接，基于FPGA的密码机C与基于FPGA的密码机D通过有线网络或无线网络连接。

两个用户之间使用的两个基于FPGA的密码机是相互配对的；即基于FPGA的密码机C加密的数据进行传输后，只有基于FPGA的密码机D能够解密；基于FPGA的密码机D加密的数据进行传输后，只有基于FPGA的密码机C能够解密。

需要说明的是，若用户设备M连接有基于FPGA的密码机K，与该用户设备通信的用户设备N未连接有基于FPGA的密码机或用户设备N连接的基于FPGA的密码机与基于FPGA的密码机K不配对，则当用户设备M与用户设备N进行数据传输时，用户设备M不对传输的数据加密。

本实用新型实施例所提供的基于FPGA的密码机，基于高性能FPGA芯片的各类加密算法对数据进行加密/解密，保证数据吞吐量和加密强度；采用PCI-E总线、XAUI接口，提高传输速度，能够满足高速运算的应用。

本实用新型实施例所提供的基于FPGA的密码机，既能够用于链路层，又能够用于网络层，拓展了加密场景，能够避免用户数据受到攻击，具有安全防护功能；对数据进行加密，有效地防止用户数据泄露，提高数据传输的安全性；具有数据认证功能，防止系统被其他非授权控制控制，上传或者下载数据。

需要说明的是：上述本实用新型实施例序号仅仅为了描述，不代表实施例的优劣。

本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。

以上所述仅为本实用新型的较佳实施例，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (3)

1.一种基于现场可编程门阵列FPGA的密码机，应用于网络层或链路层，其特征在于，所述基于FPGA的密码机至少包括中央处理器CPU处理模块、FPGA处理模块、配置管理模块、配置串口、双倍数据流DDR存储芯片、FLASH缓存芯片、密钥模块、光纤模块；

所述CPU处理模块与所述FPGA处理模块通过总线连接；

所述CPU处理模块与第一DDR存储芯片、第一FLASH缓存芯片分别连接；

所述CPU处理模块与所述配置串口连接；

所述CPU处理模块与所述配置管理模块连接；

所述CPU处理模块与所述光纤模块通过光口连接；

所述FPGA处理模块与所述密钥模块连接；

所述FPGA处理模块与所述配置管理模块连接。

2.根据权利要求1所述的基于FPGA的密码机，其特征在于，还包括第二DDR存储芯片、第二FLASH缓存芯片；

所述FPGA处理模块与所述第二DDR存储芯片、所述第二FLASH缓存芯片分别连接。

3.根据权利要求1或2所述的基于FPGA的密码机，其特征在于，还包括通用接口模块和状态指示灯；

所述通用接口模块与所述CPU处理模块连接；

所述状态指示灯与所述配置管理模块连接。