CN206892340U - 基于激光雷达的时刻鉴别装置及激光雷达 - Google Patents

Abstract

本实用新型提供了一种基于激光雷达的时刻鉴别装置及激光雷达，时刻鉴别装置包括：信号接收放大电路、阈值信号产生电路、加法电路和信号控制及处理电路；信号控制及处理电路采用FPGA芯片实现，包括LVDS接口和内部比较电路；所述内部比较电路用于对LVDS接口的正端和负端输入的信号进行作差比较处理，内部比较电路的输出端用于将作差比较处理结果以数字逻辑信号的形式输出。本实用新型提供的基于激光雷达的时刻鉴别装置将阈值信号产生电路产生的阈值信号以及信号接收放大电路输出的放大后的模拟信号直接连接到FPGA的LVDS接口上，由FPGA芯片本身进行作差处理以及模数转换，从而使得整个时刻鉴别装置的电路结构较为简单，易于实现。

Description

基于激光雷达的时刻鉴别装置及激光雷达

技术领域

本实用新型涉及时刻鉴别技术领域，具体涉及一种基于激光雷达的时刻鉴别装置及激光雷达。

背景技术

脉冲式激光测距是通过测量激光从发射到返回之间的飞行时间来实现距离的测量。由于激光的速度特别快，所以发射和接收到激光脉冲之间的飞行时间间隔非常小，再加上被测目标反射面散射和角度的影响，以及电子元器件和芯片存在的固有误差，测量到的激光飞行时间误差较大。而空间的电磁波干扰、电路中的固有噪声以及电气干扰更加大了激光测距的精度误差。

时刻鉴别电路作为激光测距系统的一个重要组成部分，主要将返回的激光回波信号转变为一个带有时间信息的数字信号。目前主要的时刻鉴别方法包括前沿时刻鉴别法、恒比定时时刻鉴别法以及高通容阻时刻鉴别法。常用的前沿时刻鉴别法将放大电路输出的放大信号与一个固定的阈值连接到一个比较器上，比较器输出的数字信号接入处理器进行起止时刻的获得，该种方式由于在放大信号与处理器之间加入了比较器，引入了元器件的噪声，故会影响时刻鉴别的准确度；另外常用的一种前沿时刻鉴别获取方法是在放大电路和处理器之间加入一个AD转换芯片，将模拟信号转换为数字信号，再连接到处理器进行时刻获取，该种方式增加的AD转换芯片成本高，且进入处理器后的处理较为复杂麻烦。

针对上述存在的问题和不足，本实用新型的目的是提供一种基于激光雷达的时刻鉴别装置及激光雷达。

实用新型内容

针对现有技术中的缺陷，本实用新型提供了一种基于激光雷达的时刻鉴别装置及激光雷达，本实用新型提供的基于激光雷达的时刻鉴别装置将阈值信号产生电路产生的阈值信号以及信号接收放大电路输出的放大后的模拟信号直接连接到FPGA的LVDS接口上，由FPGA芯片本身进行作差处理以及模数转换，从而使得整个时刻鉴别装置的电路结构较为简单，易于实现。

具体地，本实用新型提供了以下技术方案：

第一方面，本实用新型提供了一种基于激光雷达的时刻鉴别装置，包括：信号接收放大电路、阈值信号产生电路、加法电路和信号控制及处理电路；

其中，所述信号接收放大电路用于接收激光回波信号，并对接收的激光回波信号进行差分放大处理，输出极性相反的两路差分信号；所述信号接收放大电路的第一输出端与所述加法电路的第一输入端连接，所述信号接收放大电路的第二输出端与所述加法电路的第二输入端连接，所述阈值信号产生电路的第一输出端与所述加法电路的第三输入端连接，所述阈值信号产生电路的第二输出端与所述加法电路的第四输入端连接；

所述加法电路用于对所述加法电路的第一输入端以及第三输入端输入的信号进行叠加后经所述加法电路的第一输出端输出，所述加法电路还用于对所述加法电路的第二输入端以及第四输入端输入的信号进行叠加后经所述加法电路的第二输出端输出；

所述加法电路的第一输出端与所述信号控制及处理电路的第一输入端连接，所述加法电路的第二输出端与所述信号控制及处理电路的第二输入端连接，所述信号控制及处理电路用于对所述信号控制及处理的第一输入端以及第二输入端输入的信号进行作差比较处理后将作差比较结果以数字逻辑信号的形式输出；

所述信号控制及处理电路的控制端与所述阈值信号产生电路的输入端连接，用于控制所述的阈值信号产生电路在第一输出端以及第二输出端分别产生预设的阈值信号；

其中，所述信号控制及处理电路采用FPGA芯片实现，包括LVDS接口和内部比较电路；

所述LVDS接口的正端为所述信号控制及处理电路的第一输入端，所述LVDS接口的负端为所述信号控制及处理电路的第二输入端；

所述内部比较电路包括两个输入端和一个输出端，所述内部比较电路用于对所述LVDS接口的正端和负端输入的信号进行作差比较处理，所述内部比较电路的输出端用于将作差比较处理结果以数字逻辑信号的形式输出。

进一步地，所述信号接收放大电路包括依次连接的光电转换电路和电压差分放大电路，所述电压差分放大电路用于输出极性相反的两路差分信号；其中，所述电压差分放大电路的第一输出端输出差分正信号，所述电压差分放大电路的第二输出端输出差分负信号。

进一步地，所述阈值信号产生电路的第一输出端输出第一阈值信号，所述阈值信号产生电路的第二输出端输出第二阈值信号，所述第一阈值信号和所述第二阈值信号为直流阈值信号，所述第一阈值信号的电压幅值小于所述第二阈值信号的电压幅值。

第二方面，本实用新型还提供了一种激光雷达，包括如上面任一项所述的基于激光雷达的时刻鉴别装置。

第三方面，本实用新型还提供了另一种基于激光雷达的时刻鉴别装置，包括：信号接收放大电路、阈值信号产生电路和信号控制及处理电路；

其中，所述信号接收放大电路用于接收激光回波信号，并对接收的激光回波信号进行放大处理，输出单极性单端信号；所述信号接收放大电路的输出端与所述信号控制及处理电路的第一输入端连接，所述阈值信号产生电路的输出端与所述信号控制及处理电路的第二输入端连接，所述信号控制及处理电路用于对所述第一输入端以及所述第二输入端输入的信号进行作差比较处理后将作差比较结果以数字逻辑信号的形式输出；

所述信号控制及处理电路的控制端与所述阈值信号产生电路的输入端连接，用于控制所述阈值信号产生电路的输出端产生预设的阈值信号；

其中，所述信号控制及处理电路采用FPGA芯片实现，包括LVDS接口和内部比较电路；

所述LVDS接口的正端为所述信号控制及处理电路的第一输入端，所述LVDS接口的负端为所述信号控制及处理电路的第二输入端；

所述内部比较电路包括两个输入端和一个输出端，所述内部比较电路用于对所述LVDS接口的正端和负端输入的信号进行作差比较处理，所述内部比较电路的输出端用于将作差比较处理结果以数字逻辑信号的形式输出。

进一步地，所述信号接收放大电路包括依次连接的光电转换电路和电压单端放大电路，所述电压单端放大电路用于输出单极性单端信号。

进一步地，所述阈值信号产生电路的输出端用于输出预设电压幅值的直流阈值信号。

第四方面，本实用新型还提供了另一种激光雷达，包括如上面任一项所述的基于激光雷达的时刻鉴别装置。

由上述技术方案可知，本实用新型提供的基于激光雷达的时刻鉴别装置，将阈值信号产生电路产生的阈值信号以及信号接收放大电路输出的放大后的模拟信号直接连接到FPGA的LVDS接口上，由FPGA芯片本身进行作差处理以及模数转换，从而使得整个时刻鉴别装置的电路结构较为简单，易于实现。

此外，本实用新型提供的基于激光雷达的时刻鉴别装置，将信号接收放大电路输出的极性相反的两路差分信号进行比较，有利于减少共模干扰和共模噪声，提高时刻鉴别的准确度。

此外，本实用新型提供的基于激光雷达的时刻鉴别装置，将两种阈值信号分别加在极性相反的两路差分信号上，在提高信噪比的同时可以降低阈值信号的电压幅值，提高激光的检测能力。

此外，本实用新型提供的基于激光雷达的时刻鉴别装置，其中阈值信号产生电路产生的阈值信号受FPGA控制，可实现阈值信号的自动调整。

此外，本实用新型分别提供了一种用于双极性信号以及用于单极性信号的时刻鉴别装置，可以用于激光脉冲测距、超声波测距等的时刻鉴别领域，应用范围广。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本实用新型一实施例提供的基于激光雷达的时刻鉴别装置的结构示意图；

图2是图1所示的时刻鉴别装置的电路连接示意图；

图3是FPGA芯片内部比较电路的连接示意图；

图4是图1所示的时刻鉴别装置的相关波形示意图；

图5是本实用新型另一实施例提供的基于激光雷达的时刻鉴别装置的结构示意图；

图6是图5所示的时刻鉴别装置的电路连接示意图。

具体实施方式

为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

图1示出了本实用新型一实施例提供的基于激光雷达的时刻鉴别装置的结构示意图。参见图1，本实施例提供的基于激光雷达的时刻鉴别装置包括：信号接收放大电路、阈值信号产生电路、加法电路和信号控制及处理电路；

其中，所述信号接收放大电路用于接收激光回波信号，并对接收的激光回波信号进行差分放大处理，输出极性相反的两路差分信号；所述信号接收放大电路的第一输出端与所述加法电路的第一输入端连接，所述信号接收放大电路的第二输出端与所述加法电路的第二输入端连接，所述阈值信号产生电路的第一输出端与所述加法电路的第三输入端连接，所述阈值信号产生电路的第二输出端与所述加法电路的第四输入端连接；

所述加法电路用于对所述加法电路的第一输入端以及第三输入端输入的信号进行叠加后经所述加法电路的第一输出端输出，所述加法电路还用于对所述加法电路的第二输入端以及第四输入端输入的信号进行叠加后经所述加法电路的第二输出端输出；

所述加法电路的第一输出端与所述信号控制及处理电路的第一输入端连接，所述加法电路的第二输出端与所述信号控制及处理电路的第二输入端连接，所述信号控制及处理电路用于对所述信号控制及处理的第一输入端以及第二输入端输入的信号进行作差比较处理后将作差比较结果以数字逻辑信号的形式输出；

所述信号控制及处理电路的控制端与所述阈值信号产生电路的输入端连接，用于控制所述的阈值信号产生电路在第一输出端以及第二输出端分别产生预设的阈值信号；

其中，所述信号控制及处理电路采用FPGA芯片实现，包括LVDS接口和内部比较电路；

所述LVDS接口的正端为所述信号控制及处理电路的第一输入端，所述LVDS接口的负端为所述信号控制及处理电路的第二输入端；

所述内部比较电路包括两个输入端和一个输出端，所述内部比较电路用于对所述LVDS接口的正端和负端输入的信号进行作差比较处理，所述内部比较电路的输出端用于将作差比较处理结果以数字逻辑信号的形式输出。

由上述描述可知，本实用新型实施例提供的基于激光雷达的时刻鉴别装置，将阈值信号产生电路产生的阈值信号以及信号接收放大电路输出的放大后的模拟信号直接连接到FPGA的LVDS接口上，由FPGA芯片本身进行作差处理以及模数转换，从而使得整个时刻鉴别装置的电路结构较为简单，易于实现。

此外，本实用新型实施例提供的基于激光雷达的时刻鉴别装置，将信号接收放大电路输出的极性相反的两路差分信号进行比较，有利于减少共模干扰和共模噪声，提高时刻鉴别的准确度。

此外，本实用新型实施例提供的基于激光雷达的时刻鉴别装置，将两种阈值信号分别加在极性相反的两路差分信号上，在提高信噪比的同时可以降低阈值信号的电压幅值，提高激光的检测能力。

此外，本实用新型实施例提供的基于激光雷达的时刻鉴别装置，其中阈值信号产生电路产生的阈值信号受FPGA控制，可实现阈值信号的自动调整。

在一种可选实施方式中，参见图2，所述信号接收放大电路201包括依次连接的光电转换电路和电压差分放大电路，所述电压差分放大电路用于输出极性相反的两路差分信号；其中，所述电压差分放大电路的第一输出端输出差分正信号P1，所述电压差分放大电路的第二输出端输出差分负信号N1。

所述阈值信号产生电路202的第一输出端输出第一阈值信号V1，所述阈值信号产生电路的第二输出端输出第二阈值信号V2，所述第一阈值信号V1和所述第二阈值信号V2为直流阈值信号，所述第一阈值信号V1的电压幅值小于所述第二阈值信号V2的电压幅值。

所述信号控制及处理电路203采用FPGA芯片实现，203中的A和B分别为FPGA芯片的LVDS接口的正端和负端，P1为201输出的差分正信号；N1为201输出的差分负信号；P2为包含第一阈值后信号V1的差分正信号；N2为包含第二阈值信号V2的差分负信号。

参见图3，图3给出了FPGA芯片内部比较电路的连接示意图。图3中301和302组成FPGA芯片的LVDS输入接口，其中301为LVDS接口的正输入端，与图2中的203中的A相连接；302为LVDS接口的负输入端，与图2中的203中的B相连接；303为比较电路，用于对输入的LVDS接口上的两路信号进行比较；304为输出接口，经过所述303比较电路后输出数字逻辑信号。即所述比较电路对输入的信号P2和V2进行作差比较处理后将作差比较结果以数字逻辑信号的形式输出，最后可以根据得到的数字逻辑信号，获取前沿触发时刻、前沿触发信号与后沿触发信号之间的时间间隔，得到所述激光回波信号的到达时刻和脉宽。

其中，各个信号具体的波形示意图可参见图4所示。本实施例中，加在所述差分正信号P2上的阈值信号为第一阈值信号V1，加在所述差分负信号N2上的阈值信号为第二阈值信号V2，如图4中的(b)和(d)所示，其中所述的第二阈值信号V2的电压幅值大于所述的第一阈值信号V1的电压幅值，两路的差分正负信号分别连接于所述FPGA的LVDS接口的正端和负端。所述的LVDS接口与FPGA内部比较电路连接。图4中的(e)为将包含第一阈值信号V1的差分正信号P2和包含第二阈值信号V2的差分负信号N2在一个参考坐标系中表示，两路差分信号比较的过程，即是所述差分正信号P2与所述差分负信号N2作差的过程，由于所述差分正信号P2包含的第一阈值信号V1小于所述差分负信号包含的第二阈值信号V2，因此所述的两路信号作差后，得到的波形等效为图4中的(f)所示。整体信号波形幅值接近所述差分正信号P2的两倍，但整体波形在总坐标系中下移V2-V1的电压幅值。在波形的上升沿过零点的位置，所述FPGA内部比较电路中输出高的数字逻辑信号；在波形的下降沿过零点的位置，所述FPGA的内部比较电路中输出低的数字逻辑信号。根据FPGA内部比较电路输出的数字逻辑信号的上升沿和下降沿获取回波信号的到达时刻和脉宽。

本实用新型另一实施例还提供了一种激光雷达，该激光雷达包括如上面实施例所述的基于激光雷达的时刻鉴别装置。

由于本实施例提供的激光雷达包括如上面实施例所述的基于激光雷达的时刻鉴别装置，因此具有和上述实施例类似的技术效果，例如，能够使得该激光雷达中的时刻鉴别装置电路结构简单，易于实现。还比如能够提高时刻鉴别的准确度以及提高激光的检测能力等。

本实用新型另一实施例提供了另一种基于激光雷达的时刻鉴别装置，参见图5，包括：信号接收放大电路、阈值信号产生电路和信号控制及处理电路；

其中，所述信号接收放大电路用于接收激光回波信号，并对接收的激光回波信号进行放大处理，输出单极性单端信号；所述信号接收放大电路的输出端与所述信号控制及处理电路的第一输入端连接，所述阈值信号产生电路的输出端与所述信号控制及处理电路的第二输入端连接，所述信号控制及处理电路用于对所述第一输入端以及所述第二输入端输入的信号进行作差比较处理后将作差比较结果以数字逻辑信号的形式输出；

所述信号控制及处理电路的控制端与所述阈值信号产生电路的输入端连接，用于控制所述的阈值信号产生电路在输出端产生预设的阈值信号；

其中，所述信号控制及处理电路采用FPGA芯片实现，包括LVDS接口和内部比较电路；

所述LVDS接口的正端为所述信号控制及处理电路的第一输入端，所述LVDS接口的负端为所述信号控制及处理电路的第二输入端；

所述内部比较电路包括两个输入端和一个输出端，所述内部比较电路用于对所述LVDS接口的正端和负端输入的信号进行作差比较处理，所述内部比较电路的输出端用于将作差比较处理结果以数字逻辑信号的形式输出。

由上述描述可知，本实用新型实施例提供的基于激光雷达的时刻鉴别装置，将阈值信号产生电路产生的阈值信号以及信号接收放大电路输出的放大后的模拟信号直接连接到FPGA的LVDS接口上，由FPGA芯片本身进行作差处理以及模数转换，从而使得整个时刻鉴别装置的电路结构较为简单，易于实现。

在一种可选实施方式中，参见图6，所述信号接收放大电路401包括依次连接的光电转换电路和电压单端放大电路，所述电压单端放大电路用于输出单极性单端信号P。所述阈值信号产生电路402的输出端用于输出预设电压幅值的直流阈值信号V。所述信号控制及处理电路403采用FPGA芯片实现，403中的A和B为FPGA芯片的LVDS接口的正端和负端。FPGA内部的比较电路用于对从LVDS接口的正端和负端输入的单极性单端信号P和直流阈值信号V进行作差处理，并将作差处理结果以数字逻辑信号的形式输出。最后可以根据得到的数字逻辑信号，获取前沿触发时刻、前沿触发信号与后沿触发信号之间的时间间隔，得到所述激光回波信号的到达时刻和脉宽。

与上述实施例提供的时刻鉴别装置的不同之处在于，本实施例在只有单极性单端信号时，所述阈值信号产生电路输出单一的可设定阈值信号，所述单极性单端信号P与所述直流阈值信号V进行作差比较获得回波信号的到达时刻和脉宽。

本实用新型另一实施例还提供了另一种激光雷达，该激光雷达包括如上面实施例所述的基于激光雷达的时刻鉴别装置。

由于本实施例提供的激光雷达包括如上面实施例所述的基于激光雷达的时刻鉴别装置，因此具有和上述实施例类似的技术效果，例如，能够使得该激光雷达中的时刻鉴别装置电路结构简单，易于实现。

可见，本实用新型分别提供了一种用于双极性信号以及用于单极性信号的时刻鉴别装置，可以用于激光脉冲测距、超声波测距等的时刻鉴别领域，应用范围广。

在本实用新型的描述中，需要说明的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型中的具体含义。

还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上实施例仅用于说明本实用新型的技术方案，而非对其限制；尽管参照前述实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的精神和范围。

Claims (8)

1.一种基于激光雷达的时刻鉴别装置，其特征在于，包括：信号接收放大电路、阈值信号产生电路、加法电路和信号控制及处理电路；

其中，所述信号接收放大电路用于接收激光回波信号，并对接收的激光回波信号进行差分放大处理，输出极性相反的两路差分信号；所述信号接收放大电路的第一输出端与所述加法电路的第一输入端连接，所述信号接收放大电路的第二输出端与所述加法电路的第二输入端连接，所述阈值信号产生电路的第一输出端与所述加法电路的第三输入端连接，所述阈值信号产生电路的第二输出端与所述加法电路的第四输入端连接；

所述加法电路用于对所述加法电路的第一输入端以及第三输入端输入的信号进行叠加后经所述加法电路的第一输出端输出，所述加法电路还用于对所述加法电路的第二输入端以及第四输入端输入的信号进行叠加后经所述加法电路的第二输出端输出；

所述加法电路的第一输出端与所述信号控制及处理电路的第一输入端连接，所述加法电路的第二输出端与所述信号控制及处理电路的第二输入端连接，所述信号控制及处理电路用于对所述信号控制及处理的第一输入端以及第二输入端输入的信号进行作差比较处理后将作差比较结果以数字逻辑信号的形式输出；

所述信号控制及处理电路的控制端与所述阈值信号产生电路的输入端连接，用于控制所述的阈值信号产生电路在第一输出端以及第二输出端分别产生预设的阈值信号；

其中，所述信号控制及处理电路采用FPGA芯片实现，包括LVDS接口和内部比较电路；

所述LVDS接口的正端为所述信号控制及处理电路的第一输入端，所述LVDS接口的负端为所述信号控制及处理电路的第二输入端；

所述内部比较电路包括两个输入端和一个输出端，所述内部比较电路用于对所述LVDS接口的正端和负端输入的信号进行作差比较处理，所述内部比较电路的输出端用于将作差比较处理结果以数字逻辑信号的形式输出。

2.根据权利要求1所述的装置，其特征在于，所述信号接收放大电路包括依次连接的光电转换电路和电压差分放大电路，所述电压差分放大电路用于输出极性相反的两路差分信号；其中，所述电压差分放大电路的第一输出端输出差分正信号，所述电压差分放大电路的第二输出端输出差分负信号。

3.根据权利要求2所述的装置，其特征在于，所述阈值信号产生电路的第一输出端输出第一阈值信号，所述阈值信号产生电路的第二输出端输出第二阈值信号，所述第一阈值信号和所述第二阈值信号为直流阈值信号，所述第一阈值信号的电压幅值小于所述第二阈值信号的电压幅值。

4.一种激光雷达，其特征在于，包括如权利要求1～3任一项所述的基于激光雷达的时刻鉴别装置。

5.一种基于激光雷达的时刻鉴别装置，其特征在于，包括：信号接收放大电路、阈值信号产生电路和信号控制及处理电路；

其中，所述信号接收放大电路用于接收激光回波信号，并对接收的激光回波信号进行放大处理，输出单极性单端信号；所述信号接收放大电路的输出端与所述信号控制及处理电路的第一输入端连接，所述阈值信号产生电路的输出端与所述信号控制及处理电路的第二输入端连接，所述信号控制及处理电路用于对所述第一输入端以及所述第二输入端输入的信号进行作差比较处理后将作差比较结果以数字逻辑信号的形式输出；

所述信号控制及处理电路的控制端与所述阈值信号产生电路的输入端连接，用于控制所述阈值信号产生电路的输出端产生预设的阈值信号；

其中，所述信号控制及处理电路采用FPGA芯片实现，包括LVDS接口和内部比较电路；

所述LVDS接口的正端为所述信号控制及处理电路的第一输入端，所述LVDS接口的负端为所述信号控制及处理电路的第二输入端；

所述内部比较电路包括两个输入端和一个输出端，所述内部比较电路用于对所述LVDS接口的正端和负端输入的信号进行作差比较处理，所述内部比较电路的输出端用于将作差比较处理结果以数字逻辑信号的形式输出。

6.根据权利要求5所述的装置，其特征在于，所述信号接收放大电路包括依次连接的光电转换电路和电压单端放大电路，所述电压单端放大电路用于输出单极性单端信号。

7.根据权利要求6所述的装置，其特征在于，所述阈值信号产生电路的输出端用于输出预设电压幅值的直流阈值信号。

8.一种激光雷达，其特征在于，包括如权利要求5～7任一项所述的基于激光雷达的时刻鉴别装置。