CN206833210U - 基于fpga实现锁相环的svc控制系统 - Google Patents
基于fpga实现锁相环的svc控制系统 Download PDFInfo
- Publication number
- CN206833210U CN206833210U CN201720719722.1U CN201720719722U CN206833210U CN 206833210 U CN206833210 U CN 206833210U CN 201720719722 U CN201720719722 U CN 201720719722U CN 206833210 U CN206833210 U CN 206833210U
- Authority
- CN
- China
- Prior art keywords
- fpga
- modules
- module
- unit
- output end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
本实用新型公开了基于FPGA实现锁相环的SVC控制系统,包括:电压电流信号采集模块、FPGA控制模块、CPU处理模块、开入开出调理模块、RS485通信模块和电源模块;所述电压电流信号采集模块的输出端连接FPGA控制模块,所述FPGA控制模块与所述CPU处理模块连接;所述FPGA控制模块包括FPGA控制器、锁相控制器、FLASH存储器和DMA存储器;所述电压电流信号采集模块的输出端连接FPGA控制器,所述FPGA控制器与所述锁相控制器、FLASH存储器和DMA存储器连接,所述FPGA控制器的输出端连接CPU处理模块;所述CPU处理模块与开入开出调理模块连接,所述CPU处理模块与RS485通信模块连接,所述电源模块与电压电流信号采集模块、FPGA控制模块和CPU处理模块连接为其供电。
Description
技术领域
本实用新型涉及电力系统质量控制技术领域,具体涉及基于FPGA实现锁相环的SVC控制系统。
背景技术
静止型无功补偿设备SVC对提高电力系统稳定性、提高功率因数、降低网损、抑制非线性负荷所引起的谐波干扰、平衡三相负荷、减小负序及电压波动闪变、改善电能质量具有重要的作用。
目前大多数SVC产品一般由一次系统和二次控制系统组成。一次系统其基本结构包括一组固定并联在线路中的电容器(FC)和一组并联连接线路中用晶闸管控制的电抗器(TCR),由于采用晶闸管控制电抗器,其感性无功电流可以动态调节,具备反应时间快,运行可靠,适用范围等优点。
本实用新型采用基于FPGA实现锁相环的SVC控制系统,其主要作用是为SVC控制系统提供快速、稳定、高精度的同步信号。锁相环的性能,关系到整个SVC控制系统的同步以及晶闸管器件触发控制的精准度,是控制系统的重要环节。
实用新型内容
本实用新型根据上述现有技术中存在的问题,提供基于FPGA实现锁相环的SVC控制系统。
为解决上述问题,本实用新型采用的技术方案是:
基于FPGA实现锁相环的SVC控制系统,其特征在于:包括:电压电流信号采集模块、FPGA控制模块、CPU处理模块、开入开出调理模块、RS485通信模块和电源模块;所述电压电流信号采集模块的输出端连接FPGA控制模块,所述FPGA控制模块与所述CPU处理模块连接;所述FPGA控制模块包括FPGA控制器、锁相控制器、FLASH存储器和DMA存储器;所述电压电流信号采集模块的输出端连接FPGA控制器,所述FPGA控制器与所述锁相控制器、FLASH存储器和DMA存储器连接,所述FPGA控制器的输出端连接CPU处理模块;所述CPU处理模块与开入开出调理模块连接,所述CPU处理模块与RS485通信模块连接,所述电源模块与电压电流信号采集模块、FPGA控制模块和CPU处理模块连接为其供电。
进一步地,所述电压电流信号采集模块包括信号传感器、信号调理单元和AD转换单元;所述信号传感器的输出端通过防护单元与信号调理单元连接,所述信号调理单元的输出端连接AD转换单元,所述AD转换单元的输出端连接FPGA控制模块。
进一步地,所述电压电流信号采集模块还设置基准源,所述基准源通过偏置驱动模块与信号调理单元连接,所述基准源还与AD转换单元连接。
进一步地,所述FPGA控制模块与状态量监视单元连接,所述FPGA控制模块的输出端连接发射器及驱动电路,所述FPGA控制模块还连接时钟单元和同步信号提取供电单元,所述同步信号提取供电单元与电源模块连接。
进一步地,所述电源模块包括光电转换单元、主电源切换控制单元和电源系统,外部供电光纤输入至光电转换单元将光能转换为电能,所述光电转换单元的输出端连接主电源切换控制单元和同步信号提取供电单元,所述主电源切换控制单元的输出端连接电源系统。
进一步地,所述CPU处理模块采用MPC8321VRAFDC型号的单片机。
进一步地,所述FPGA控制器采用Altera公司出品的Cyclone IV系列EP4CE115型号的FPGA控制器。
进一步地,所述开入开出调理模块包括开入调理电路和开出调理电路,所述开入调理电路包括:直流隔离电源、光电耦合器、输入电阻和输出RC滤波电路,所述直流隔离电源通过输入电阻与光电耦合器的电源端连接,所述光电耦合器的输入端与开入信号连接,所述光电耦合器的输出端通过输出RC滤波电路与主控制器连接。
进一步地,所述开出调理电路采用达林顿晶体驱动管ULN2803的驱动电路。
进一步地,所述RS485通讯模块采用ADM2582E芯片。
本实用新型的有益效果:
本实用新型实施例中,SVC控制系统采用基于瞬时功率理论的锁相原理,在FPGA中实现锁相计数器替代复杂的积分环节,产生锁相角,模块具备自动校准功能,方便现场运行调试。锁相环的主要作用是为SVC控制系统提供快速、稳定、高精度的同步信号。其性能关系到整个SVC控制系统的同步以及晶闸管器件触发控制的精准度,是控制系统的重要环节。利用Clarke变换,对任意工况下三相电路中不同功率及相应电流进行完整的分析和实时计算,根据补偿要求,实时地分辨出电路中不和需求的电流分量并进行消除。CPU处理模块采用了MPC8321VRAFDC作为处理器,结合Cyclone IV系列中的EP4CE115,具备强大的可编程能力和并行计算能力,能够将触发精度控制在0.005°的范围之内。实现高精度数据校准功能。可实现快速连续的动态无功功率调节,具有反应速度快,运行稳定,适用范围广。
附图说明
图1为本实用新型提出的基于FPGA实现锁相环的SVC控制系统结构框图;
图2为本实用新型提出的所述电压电流信号采集模块结构图;
图3为本实用新型提出的所述FPGA控制模块结构图;
图4为本实用新型提出的所述开入调理电路结构图;
图5为本实用新型提出的所述开出调理电路结构图;
图6为本实用新型提出的所述RS485通迅模块电路结构图。
具体实施方式
以下结合附图对本实用新型进行进一步的说明。
参见图1,为本实用新型提出的基于FPGA实现锁相环的SVC控制系统结构框图。
如图1所示,基于FPGA实现锁相环的SVC控制系统,其特征在于:包括:电压电流信号采集模块、FPGA控制模块、CPU处理模块、开入开出调理模块、RS485通信模块和电源模块;所述电压电流信号采集模块的输出端连接FPGA控制模块,所述FPGA控制模块与所述CPU处理模块连接;所述FPGA控制模块包括FPGA控制器、锁相控制器、FLASH存储器和DMA存储器;所述电压电流信号采集模块的输出端连接FPGA控制器,所述FPGA控制器与所述锁相控制器、FLASH存储器和DMA存储器连接,所述FPGA控制器的输出端连接CPU处理模块;所述CPU处理模块与开入开出调理模块连接,所述CPU处理模块与RS485通信模块连接,所述电源模块与电压电流信号采集模块、FPGA控制模块和CPU处理模块连接为其供电。
本实用新型实施例中,SVC控制系统采用基于瞬时功率理论的锁相原理,在FPGA中实现锁相计数器替代复杂的积分环节,产生锁相角,模块具备自动校准功能,方便现场运行调试。锁相环的主要作用是为SVC控制系统提供快速、稳定、高精度的同步信号。其性能关系到整个SVC控制系统的同步以及晶闸管器件触发控制的精准度,是控制系统的重要环节。利用Clarke变换,对任意工况下三相电路中不同功率及相应电流进行完整的分析和实时计算,根据补偿要求,实时地分辨出电路中不和需求的电流分量并进行消除。CPU处理模块采用了MPC8321VRAFDC作为处理器,结合Cyclone IV系列中的EP4CE115,具备强大的可编程能力和并行计算能力,能够将触发精度控制在0.005°的范围之内。实现高精度数据校准功能。可实现快速连续的动态无功功率调节,具有反应速度快,运行稳定,适用范围广。
参见图2,为本实用新型提出的所述电压电流信号采集模块结构图;
如图2所示,电压电流信号采集模块包括信号传感器、信号调理单元和AD转换单元;所述信号传感器的输出端通过防护单元与信号调理单元连接,所述信号调理单元的输出端连接AD转换单元,所述AD转换单元的输出端连接FPGA控制模块。
本实用新型设计的SVC控制模块选用目前业界可靠性、功能和处理能力最有优势的嵌入式CPU、DSP和大容量的FPGA进行设计,同时采用符合工业标准的高速以太网和IEC标准的数据采集的光纤通道作为数据传输链路,内部采用高可靠、高实时、高效率的数据交换接口。AD采样芯片采用ADI公司AD8553,采样率800K,自带采样保持电路,使用外部参考电压、外部时钟、低功耗、低噪音、三态输出;作为实现锁相环的控制逻辑单元,FPGA采用Altera公司出品的Cyclone IV系列EP4CE115,具备强大的可编程能力和并行计算能力。
电压电流信号采集模块还设置基准源,所述基准源通过偏置驱动模块与信号调理单元连接,所述基准源还与AD转换单元连接。
参见图3,为本实用新型提出的所述FPGA控制模块结构图;
如图3所示,FPGA控制模块与状态量监视单元连接,所述FPGA控制模块的输出端连接发射器及驱动电路,所述FPGA控制模块还连接时钟单元和同步信号提取供电单元,所述同步信号提取供电单元与电源模块连接。
进一步地,所述电源单元包括光电转换模块、主电源切换控制模块和电源系统,外部供电光纤输入至光电转换模块将光能转换为电能,所述光电转换模块的输出端连接主电源切换控制模块和同步信号提取模块,所述主电源切换控制模块的输出端连接电源系统。
本实用新型实施例中,高速同步采集转换模块对一次传感器送入的测量电流和测量电压进行采集,通过信号调理单元对采集的信号进行调理,通过AD转换单元将调理后的模拟电压和电流数据转换为数字量通过SPI接口传送给数据处理单元,数据处理单元对接收的电压和电流信息进行分析处理通过输出,并通过发射器及驱动电路转换为数据光纤信号发送出去。通过同步信号提取单元与电源单元连接实现数据处理单元的供电,通过时钟单元实现定时控制。
进一步地,所述CPU处理模块采用MPC8321VRAFDC型号的单片机。
进一步地,所述FPGA控制器采用Altera公司出品的Cyclone IV系列EP4CE115型号的FPGA控制器。Altera公司出品的Cyclone IV系列EP4CE115,具备强大的可编程能力和并行计算能力。
电源模块包括光电转换单元、主电源切换控制单元和电源系统,外部供电光纤输入至光电转换单元将光能转换为电能,所述光电转换单元的输出端连接主电源切换控制单元和同步信号提取供电单元,所述主电源切换控制单元的输出端连接电源系统。
电源模块通过上位机控制标准源输出不同的标准测试量供给电压电流信号采集模块,电压电流信号采集模块采集模拟信号并转换为数字信号后,通过接收板卡传递给设置FPGA控制模块的上位机。上位机同时比对电压电流信号采集模块所采集的数字信号与标准信号,通过一定的校准算法计算得到校准系数后,通过相关的下载通道将电压电流信号采集模块的修正系数写入到该电压电流信号采集模块的硬件板卡内部。
参见图4和图5,其中图4为本实用新型提出的所述开入调理电路结构图;图5为本实用新型提出的所述开出调理电路结构图。
如图4和图5所示,开入信号采集单元包括直流隔离电源、光电耦合器、输入电阻和输出RC滤波电路,所述直流隔离电源通过输入电阻与光电耦合器的电源端连接,所述光电耦合器的输入端与开入信号连接,所述光电耦合器的输出端通过输出RC滤波电路与主控制器连接。
直流隔离电源采用5V转5V的电压转换器,光电耦合器U16是一个含有4路通路的光电耦合器,直流隔离电源输入端的KR和GND_KR经隔离后输出VCC_5V0和MCU_KR独立电源,直流隔离电源的输出端VCC_5V0和MCU_KR为光电耦合器U16提供光耦输入端的电源和地,耦合后的VKR_5V0和MCU_KR为光耦输出端提供电源和地,以此方式实现光耦输入与输出端的绝对隔离,每个光耦芯片可接4路开入信号。
开入调理电路为了实现CPU同开入信号之间的隔离,采用了光隔离芯片,隔离开入信号通过调理电阻(选10kΩ)输入到光隔芯片,感光导通时,直接通过CPU的GPIO引脚实现开入量测量功能。开出调理电路采用了达林顿晶体驱动管ULN2803设计的驱动电路,增强CPU的GPIO驱动能力,保证了继电器线圈能够正常吸合,实现开出控制功能。
参见图6,为本实用新型提出的所述RS485通迅模块电路结构图。
如图6所示,RS485通讯模块将主控制器的TTL电平信号通过线圈磁隔离后转为RS485差分信号,RS485通讯单元U13为ADM2582E芯片,该芯片内部集成有隔离电源,输入VCC_5V0和DGND经隔离后输出VCC_485和GND_485独立电源。从主控制器输出的TTL电平发信号:MCU_485_TXD、收信号:MCU_485_RXD,方向控制信号:MCU_485_DIR经过ADM2582E后,输出隔离后的差分信号RS485_A和RS485_B。电容C123、C124、C127和C128为输入端退耦电容、电容C125和C126为输出端退耦电容,电阻R107和R152为匹配电阻,目的是保护信号稳定性。
由于模块应用于工业控制等环境中,常会有电气噪声干扰传输线路,本模块选用了ADI公司的ADM2582器件,其单个封装内集成了一个三通道隔离器、一个三态差分线路驱动器、一个差分输入接收机和一个isoPower DC/DC转换器。器件采用5V单电源供电,从而实现了完全隔离的RS-485,保证了通信的稳定可靠。
本实用新型实施例中,模块之间的通信协议采用通用的Modbus协议,选用查询和设置两种命令集,数据帧格式如表一所示,模块通信的逻辑关联关系如表二所示。
表一
表二
上面结合附图对本实用新型优选实施方式作了详细说明,但是本实用新型不限于上述实施方式,在本领域普通技术人员所具备的知识范围内,还可以在不脱离本实用新型宗旨的前提下做出各种变化。不脱离本实用新型的构思和范围可以做出许多其他改变和改型。应当理解,本实用新型不限于特定的实施方式,本实用新型的范围由所附权利要求限定。
Claims (10)
1.基于FPGA实现锁相环的SVC控制系统,其特征在于:包括:电压电流信号采集模块、FPGA控制模块、CPU处理模块、开入开出调理模块、RS485通信模块和电源模块;所述电压电流信号采集模块的输出端连接FPGA控制模块,所述FPGA控制模块与所述CPU处理模块连接;所述FPGA控制模块包括FPGA控制器、锁相控制器、FLASH存储器和DMA存储器;所述电压电流信号采集模块的输出端连接FPGA控制器,所述FPGA控制器与所述锁相控制器、FLASH存储器和DMA存储器连接,所述FPGA控制器的输出端连接CPU处理模块;所述CPU处理模块与开入开出调理模块连接,所述CPU处理模块与RS485通信模块连接,所述电源模块与电压电流信号采集模块、FPGA控制模块和CPU处理模块连接为其供电。
2.根据权利要求1所述的基于FPGA实现锁相环的SVC控制系统,其特征在于,所述电压电流信号采集模块包括信号传感器、信号调理单元和AD转换单元;所述信号传感器的输出端通过防护单元与信号调理单元连接,所述信号调理单元的输出端连接AD转换单元,所述AD转换单元的输出端连接FPGA控制模块。
3.根据权利要求2所述的基于FPGA实现锁相环的SVC控制系统,其特征在于,所述电压电流信号采集模块还设置基准源,所述基准源通过偏置驱动模块与信号调理单元连接,所述基准源还与AD转换单元连接。
4.根据权利要求1所述的基于FPGA实现锁相环的SVC控制系统,其特征在于,所述FPGA控制模块与状态量监视单元连接,所述FPGA控制模块的输出端连接发射器及驱动电路,所述FPGA控制模块还连接时钟单元和同步信号提取供电单元,所述同步信号提取供电单元与电源模块连接。
5.根据权利要求1所述的基于FPGA实现锁相环的SVC控制系统,其特征在于,所述电源模块包括光电转换单元、主电源切换控制单元和电源系统,外部供电光纤输入至光电转换单元将光能转换为电能,所述光电转换单元的输出端连接主电源切换控制单元和同步信号提取供电单元,所述主电源切换控制单元的输出端连接电源系统。
6.根据权利要求1所述的基于FPGA实现锁相环的SVC控制系统,其特征在于,所述CPU处理模块采用MPC8321VRAFDC型号的单片机。
7.根据权利要求1所述的基于FPGA实现锁相环的SVC控制系统,其特征在于,所述FPGA控制器采用Altera公司出品的Cyclone IV系列EP4CE115型号的FPGA控制器。
8.根据权利要求1所述的基于FPGA实现锁相环的SVC控制系统,其特征在于,所述开入开出调理模块包括开入调理电路和开出调理电路,所述开入调理电路包括:直流隔离电源、光电耦合器、输入电阻和输出RC滤波电路,所述直流隔离电源通过输入电阻与光电耦合器的电源端连接,所述光电耦合器的输入端与开入信号连接,所述光电耦合器的输出端通过输出RC滤波电路与主控制器连接。
9.根据权利要求8所述的基于FPGA实现锁相环的SVC控制系统,其特征在于,所述开出调理电路采用达林顿晶体驱动管ULN2803的驱动电路。
10.根据权利要求1所述的基于FPGA实现锁相环的SVC控制系统,其特征在于,所述RS485通讯模块采用ADM2582E芯片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201720719722.1U CN206833210U (zh) | 2017-06-20 | 2017-06-20 | 基于fpga实现锁相环的svc控制系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201720719722.1U CN206833210U (zh) | 2017-06-20 | 2017-06-20 | 基于fpga实现锁相环的svc控制系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN206833210U true CN206833210U (zh) | 2018-01-02 |
Family
ID=60777475
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201720719722.1U Active CN206833210U (zh) | 2017-06-20 | 2017-06-20 | 基于fpga实现锁相环的svc控制系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN206833210U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107024891A (zh) * | 2017-06-20 | 2017-08-08 | 安徽南瑞继远电网技术有限公司 | 基于fpga实现锁相环的svc控制系统 |
-
2017
- 2017-06-20 CN CN201720719722.1U patent/CN206833210U/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107024891A (zh) * | 2017-06-20 | 2017-08-08 | 安徽南瑞继远电网技术有限公司 | 基于fpga实现锁相环的svc控制系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN201540330U (zh) | 数字式多功能网络电测仪表 | |
CN201956908U (zh) | 一种变流器控制装置 | |
CN101881790A (zh) | 智能电力参数测试仪 | |
CN103018510B (zh) | 隔离spi总线电能计量模块及其aplc电表 | |
CN102435838A (zh) | 一种基本电量型能效数据采集终端 | |
CN201312143Y (zh) | 信号电源测控终端 | |
CN206833210U (zh) | 基于fpga实现锁相环的svc控制系统 | |
CN106525038A (zh) | 一种用于航姿测量的小型光纤imu采集系统及其采集方法 | |
CN205725536U (zh) | 一种基于滑模变结构的相邻交叉耦合同步控制系统 | |
CN216216887U (zh) | 一种在线电力宽带载波信息采集存储装置 | |
CN203502479U (zh) | 基于屏蔽层载波通信的电力电缆地线电流的在线监测系统 | |
CN102436733A (zh) | 一种热工电量型能效数据采集终端 | |
CN102722167A (zh) | 楼层集中控制器 | |
CN201555891U (zh) | 九电流四电压测量装置 | |
CN107024891A (zh) | 基于fpga实现锁相环的svc控制系统 | |
CN207457341U (zh) | 三相四线rf智能电表 | |
CN202373130U (zh) | 一种热工电量型能效数据采集终端 | |
CN203786221U (zh) | 一种具有两路rs485接口的能效数据采集终端 | |
CN211427481U (zh) | 一种用电信息采集终端功能检测装置 | |
CN103837854A (zh) | 一种基于ft3接口的数字电能表的校验装置 | |
CN203732930U (zh) | 一种具有两路rs485接口的能源数据采集终端 | |
CN209607138U (zh) | 一种生物质气化炉电能计量采集传输系统 | |
CN209358532U (zh) | 一种具备dtu功能通信管理机 | |
CN201749552U (zh) | 一种无线电力数据传终端装置 | |
CN202421324U (zh) | 一种基本电量型能效数据采集终端 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |