CN206832997U - 一种用于gps系统l1频段接收机扩频码序列并行产生模块 - Google Patents
一种用于gps系统l1频段接收机扩频码序列并行产生模块 Download PDFInfo
- Publication number
- CN206832997U CN206832997U CN201720351668.XU CN201720351668U CN206832997U CN 206832997 U CN206832997 U CN 206832997U CN 201720351668 U CN201720351668 U CN 201720351668U CN 206832997 U CN206832997 U CN 206832997U
- Authority
- CN
- China
- Prior art keywords
- register
- control device
- logic control
- combinational logic
- spread spectrum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001228 spectrum Methods 0.000 title claims abstract description 27
- 238000012545 processing Methods 0.000 abstract description 3
- 230000007480 spreading Effects 0.000 description 11
- 230000010337 G2 phase Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 4
- 230000010190 G1 phase Effects 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 241001269238 Data Species 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Landscapes
- Position Fixing By Use Of Radio Waves (AREA)
Abstract
本实用新型公开了一种用于GPS系统L1频段接收机扩频码序列并行产生模块，包括ROM存储器Ⅰ和ROM存储器Ⅱ，ROM存储器Ⅰ和ROM存储器Ⅱ分别与组合逻辑控制器Ⅰ和组合逻辑控制器Ⅱ相连，组合逻辑控制器Ⅰ和组合逻辑控制器Ⅱ之间连接有寄存器组，寄存器组通过逻辑运算器产生卫星的码片；组合逻辑控制器Ⅰ和组合逻辑控制器Ⅱ之间设有码片长度控制器和码片相位控制器；组合逻辑控制器Ⅱ上连接有相位寄存器和卫星选择器。该模块能够在使用较少片上ROM的条件下，完成并行产生完整周期GPS L1扩频CA码序列，或者并行产生指定的多个卫星的指定长度的CA码序列，有利于某些GPS接收机系统并行处理，提高系统实时性。
Description
技术领域
本实用新型属于卫星导航GPS接收机技术领域，涉及到一种GPS接收机L1频段扩频码序列产生模块。
背景技术
基于扩频码序列(也称为伪随机噪声码，PRN码)优良的自相关特性，GPS(GlobalPositioning System全球定位系统)系统中使用扩频码对发射信号进行扩频，提高星地通信抗干扰能力；而GPS接收机则利用其捕获卫星信号，实现跟踪并确定本地复制信号的相位，从而完成卫星信号到接收机的时延测量，进而实现接收机定位，是实现GPS技术的关键。在GPS系统中，不同的卫星具有不同扩频码序列；对于不同的频段仍具有不同的扩频码。
可见，在GPS接收机中，本地扩频码产生是必不可少的环节。本地扩频码的产生通常有两种方式：一种是使用逻辑电路(其核心为线性移位寄存器)实时产生，如图1所示，这种方式要求硬件资源少，但只能串行产生，且一个信号生成周期只能完成一个卫星信号产生；另外一种是存储式，将32颗卫星扩频码事先产生，按位存储在只读存储器(ROM)中，在使用时只需要从相应位置读取即可，这种方式不受串行限制，且容易实现并发处理，但需要较多的ROM存储空间，且当卫星数量增加，其要求ROM数量随之增加。
在GPS系统中，L1频段是面向全球所有用户开放的，因而民用GPS接收机绝大部分使用L1频段。
针对GPS L1频段，有一种并行产生扩频码的方式，其原理是保存M序列G1和G2，通过控制M序列G2(如图1)相对于G1的相位，将所有G1和G2进行异或，可实现并行产生不同卫星的扩频码。不同卫星G2序列相对于G1序 列相位如表1所示。
实用新型内容
针对以上扩频码产生的不足，本实用新型合了二者的优点，使用上述原理，利用较少的片上ROM资源，提供了一种GPS系统L1频段接收机扩频码并行产生模块。
为达到上述目的，本实用新型的实施例采用如下技术方案：
根据本实用新型提供的一个实施例，本实用新型提供了一种用于GPS系统L1频段接收机扩频码序列并行产生模块，包括ROM存储器Ⅰ和ROM存储器Ⅱ，ROM存储器Ⅰ和ROM存储器Ⅱ分别与组合逻辑控制器Ⅰ和组合逻辑控制器Ⅱ相连，组合逻辑控制器Ⅰ和组合逻辑控制器Ⅱ之间连接有寄存器组，寄存器组通过逻辑运算器产生卫星的码片；组合逻辑控制器Ⅰ和组合逻辑控制器Ⅱ之间设有码片长度控制器和码片相位控制器；所述组合逻辑控制器Ⅱ上连接有相位寄存器和卫星选择器。
进一步，所述寄存器组包括寄存器Ⅰ_1至寄存器Ⅰ_N和寄存器Ⅱ_1至寄存器Ⅱ_N，各寄存器之间通过逻辑运算器产生一个卫星的所有码片。
进一步，所述寄存器组包括寄存器Ⅰ_1至寄存器Ⅰ_N和寄存器Ⅱ_1至寄存器Ⅱ_N，各寄存器之间通过逻辑运算器并行产生多个卫星的部分码片。
进一步，所述ROM存储器Ⅰ与ROM存储器Ⅱ用于存储M序列，其长度分别为2个1023位。
进一步，所述卫星选择器用于选择所需要产生扩频码序列的卫星号参数，卫星号输入范围为1～32。
进一步，所述码片相位控制器，用于产生所述模块输出CA码相位起始值，码片产生的长度范围在1～1023之间的整数值。
进一步，所述码片长度控制器，用于计算需要产生的扩频CA码结束相位，同样码片产生的长度范围在1～1023之间的整数值。
本实用新型获取和控制M序列(G1和G2)的相位变化，来产生不同卫星以及具有不同相位的扩频码，通过配置，可以并行产生某颗卫星的所有1023个码片，或者可以实现并行产生多个卫星CA码，且CA码长度可选；由于只存储了2个M序列，相对于存储所有扩频CA码码片的方式，则可节约系统ROM资源。
附图说明
图1为使用线性移位寄存器产生扩频CA码原理简图；
图2为本实用新型第一实施例原理框图；
图3为本实用新型第一实施例寄存器组内容及相位示意图；
图4位本实用新型第二实施例原理框图。
图中：201-1、ROM存储器Ⅰ；201-2、ROM存储器Ⅱ；202、相位寄存器；203、卫星选择器；204、码片相位控制器；205、码片长度控制器；206-1、组合逻辑控制器Ⅰ；206-2、组合逻辑控制器Ⅱ；207-1、寄存器组Ⅰ；207-2、寄存器组Ⅱ；208、逻辑运算器。
具体实施方式
下面结合附图和具体实施方式对本实用新型进行详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
图2给出了本实用新型GPS系统L1频段扩频码产生模块并发产生一颗卫星1023个码片的方案，如图所示，该GPS接收机L1频段扩频码序列产生模块包括：ROM存储器Ⅰ201_1、ROM存储器Ⅱ201_2、卫星选择器203、相位寄存器202、码片相位控制器204、码片长度控制器205、寄存器组Ⅰ207_1、寄存器 组Ⅱ207_2，组合逻辑控制器Ⅰ206_1、组合逻辑控制器Ⅱ206_2和逻辑运算器208。
其中，ROM存储器Ⅰ201_1和ROM存储器Ⅱ201_2、分别与组合逻辑控制器Ⅰ206_1和组合逻辑控制器Ⅱ206_2相连，组合逻辑控制器Ⅰ206_1和组合逻辑控制器Ⅱ206_2之间连接有寄存器组，寄存器组通过逻辑运算器208产生卫星的码片；组合逻辑控制器Ⅰ206_1和组合逻辑控制器Ⅱ206_2之间设有码片长度控制器205和码片相位控制器204；组合逻辑控制器Ⅱ206_2上连接有相位寄存器202和卫星选择器203。
其中，寄存器组包括寄存器Ⅰ_1至寄存器Ⅰ_N和寄存器Ⅱ_1至寄存器Ⅱ_N，各寄存器之间通过逻辑运算器产生一个卫星的所有码片。
ROM存储器Ⅰ201_1、Ⅱ201_2用于存储(CA码)M序列，在其中保存G1和G2序列，ROM存储器长度分别为2个1023位。G1由图1中由线性移位寄存器101产生，其抽头系数为3和10；G2由图1中由线性移位寄存器102产生，其抽头系数为2、6、8、9和10；且线性移位寄存器101和102的初始值全为1。
卫星选择器203用于选择所需要产生扩频码序列的卫星号参数，其值决定应从所述相位寄存器中取出的值；卫星号输入范围为1～32。
相位寄存器202，用于保存M序列之间相对相位值，对于每颗卫星，2个M序列之间具有固定的相位延时值，通过查表实现，如表1所示。
码片相位控制器204，用于产生所述模块输出CA码相位起始值，即控制所述模块输出CA码的起始位置，该控制器输出值首先确定了G1序列的起始相位，同时，和所述卫星选择器输出值共同决定了G2序列的起始相位。
码片长度控制器205，用于计算需要产生的扩频CA码结束相位，用于控制所述模块要求输出的CA码长度，若M序列起始相位已确定，则该控制器输出将决定M序列的截止相位，也决定了所述模块输出CA码码片截止相位；同样 码片产生的长度范围在1～1023之间的整数值，任意指定，由输入确定。
寄存器组，用于临时保存指定长度的M序列。复制和保存指定长度和相位的M序列值，包括G1和G2序列，输出给逻辑运算器。
组合逻辑控制器Ⅰ206_1和组合逻辑控制器Ⅱ206_2，用于控制M序列从ROM存储器Ⅰ201_1拷贝到寄存器组中。用于控制所述寄存器组中复制M序列值的长度和起始位置，其输入为所述ROM寄存器、所述卫星选择器、所述相位寄存器、所述码片相位控制器以及所述码片长度控制器的输出，这些值决定了G1和G2序列的起始和截止相位，在该控制器作用下，将G1和G2相位范围内的值赋给所述寄存器组。
逻辑运算器208，用于对所述寄存器组中所保存M序列进行异或运算，其输出结果即为所述模块输出的CA码结果。
本实施例的工作原理是：
相位寄存器202用来保存G2序列需要延时的相位值，以1个M序列符号位为1个相位计数，202中的值表示M序列G2相对于G1延时的相位数，如表1所示。
表1
| 卫星号 | G2相位 | 卫星号 | G2相位 | 卫星号 | G2相位 |
| 1 | 5 | 2 | 6 | 3 | 7 |
| 4 | 8 | 5 | 17 | 6 | 18 |
| 7 | 139 | 8 | 140 | 9 | 141 |
| 10 | 251 | 11 | 252 | 12 | 254 |
| 13 | 255 | 14 | 256 | 15 | 257 |
| 16 | 258 | 17 | 469 | 18 | 470 |
| 19 | 471 | 20 | 472 | 21 | 473 |
| 22 | 474 | 23 | 509 | 24 | 512 |
| 25 | 513 | 26 | 514 | 27 | 515 |
| 28 | 516 | 29 | 859 | 30 | 860 |
| 31 | 861 | 32 | 862 |
以卫星1为例，当G2延时5个相位，和G1进行逻辑异或，则输出卫星1 的扩频CA码，如图3所示。值得一提的是，当输出某颗卫星所有码片值时，M序列G1的相位不需要移动，而延时相位数是指G2相对于G1而言，图3表示卫星1的相位相对关系，G1的起始相位为1，而G2的起始相位为1019；若需要产生卫星2的CA码，那么G1的起始相位保持不变，而G2的起始相位则应再延时一个相位，变为1018。
卫星选择器203用来通过输入的卫星号对相位寄存器202的值进行选择。
码片相位控制器204用于确定输出CA码起始相位，其实质是控制在读取G1和G2序列时的起始位置。设某颗卫星读取相位寄存器202的值为S，所述模块输出码片相位为N(1≤N≤1023)，则读取G1序列数据时的相对起始位置偏移量为N，而读取G2的相位偏移量为：mod(N-1-S+1023,1023)+1，其中mod表示取模运算。
码片长度控制器205用于确定输出CA码截止相位，其实质是控制在读取G1和G2序列时的结束位置。设码片长度为L，则G1结束相位偏移量为mod(N+L-2+1023,1023)+1，G2结束相位偏移量为mod(N+L-S-2+1023,1023)+1。
组合逻辑控制器206用于控制从ROM存储器201中读取数据。通过相位寄存器202、卫星选择器203、码片相位控制器204和码片长度控制器205的计算，可以获得所需要读取ROM存储器201数据所需要获得的地址偏移量，该控制器从给定的地址偏移量处读取数据存放到寄存器组207中。
寄存器组207保存读取到的G1和G2序列值，供逻辑运算器208进行逻辑运算。其中，寄存器组207_1保存G1序列，寄存器组207_2保存G2序列。寄存器数量可以根据使用需要进行配置。
逻辑运算器208使用寄存器组207的数据进行逻辑异或运算，或者进行模2加运算，其运算结果即为模块输出结果。
由于整个电路在FPGA中实施，上述控制器件可以通过编程实现。
图2给出了卫星1的一个完整周期CA码产生示意图，其中输入卫星号为1， 码片相位为1，码片长度为1023；组合逻辑控制器206_1输入G1的起始和结束相位分别为1和1023；组合逻辑控制器206_2输入G2的起始和结束相位分别为1019和1018；寄存器组207中分别保存上述G1和G2相位的序列值(如图3所示)；通过逻辑运算器208进行逻辑运算，其输出即为卫星1的1023个扩频CA码码片值。
图4给出了并行产生长度为任意的多个卫星扩频CA码原理框图。其结构和图2基本一致，只是模块由单个输入变换成了多个输入。同理，相位寄存器202、卫星选择器203和码片相位控制器204确定各个卫星所对应的寄存器组Ⅰ207-1、Ⅱ207-2中G1和G2序列的起始相位，然后和码片长度控制器205共同确定各个卫星所对应的寄存器组Ⅰ207_1、Ⅱ207_2中G1和G2序列的结束相位，在组合逻辑控制器Ⅰ206_1、Ⅱ206_2的作用下，相对应寄存器进行逻辑异或运算，完成模块扩频CA码码片输出。寄存器组包括寄存器Ⅰ_1至寄存器Ⅰ_N和寄存器Ⅱ_1至寄存器Ⅱ_N，各寄存器之间通过逻辑运算器产生多个卫星的部分码片。
可见本实用新型实现了一种并行产生GPS系统L1频段卫星扩频CA码产生模块，通过配置，可以并行产生某颗卫星一个周期码片或者多颗卫星任意长度码片，有利于实践中多通道的并行处理。
上所述仅为本实用新型实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。
Claims (7)
1.一种用于GPS系统L1频段接收机扩频码序列并行产生模块，其特征在于，包括ROM存储器Ⅰ和ROM存储器Ⅱ，ROM存储器Ⅰ和ROM存储器Ⅱ分别与组合逻辑控制器Ⅰ和组合逻辑控制器Ⅱ相连，组合逻辑控制器Ⅰ和组合逻辑控制器Ⅱ之间连接有寄存器组，寄存器组通过逻辑运算器产生卫星的码片；组合逻辑控制器Ⅰ和组合逻辑控制器Ⅱ之间设有码片长度控制器和码片相位控制器；所述组合逻辑控制器Ⅱ上连接有相位寄存器和卫星选择器。
2.根据权利要求1所述的用于GPS系统L1频段接收机扩频码序列并行产生模块，其特征在于，所述寄存器组包括寄存器Ⅰ_1至寄存器Ⅰ_N和寄存器Ⅱ_1至寄存器Ⅱ_N，各寄存器之间通过逻辑运算器产生一个卫星的所有码片。
3.根据权利要求1所述的用于GPS系统L1频段接收机扩频码序列并行产生模块，其特征在于，所述寄存器组包括寄存器Ⅰ_1至寄存器Ⅰ_N和寄存器Ⅱ_1至寄存器Ⅱ_N，各寄存器之间通过逻辑运算器并行产生多个卫星的部分码片。
4.根据权利要求1所述的用于GPS系统L1频段接收机扩频码序列并行产生模块，其特征在于，所述ROM存储器Ⅰ与ROM存储器Ⅱ用于存储M序列，其长度分别为2个1023位。
5.根据权利要求1所述的用于GPS系统L1频段接收机扩频码序列并行产生模块，其特征在于，所述卫星选择器用于选择所需要产生扩频码序列的卫星号参数，卫星号输入范围为1～32。
6.根据权利要求1所述的用于GPS系统L1频段接收机扩频码序列并行产生模块，其特征在于，所述码片相位控制器，用于计算需要产生的扩频CA码起始相位，码片产生的长度范围在1～1023之间的整数值。
7.根据权利要求1所述的用于GPS系统L1频段接收机扩频码序列并行产生模块，其特征在于，所述码片长度控制器，用于计算需要产生的扩频CA码结束相位，码片产生的长度范围在1～1023之间的整数值。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720351668.XU CN206832997U (zh) | 2017-04-01 | 2017-04-01 | 一种用于gps系统l1频段接收机扩频码序列并行产生模块 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720351668.XU CN206832997U (zh) | 2017-04-01 | 2017-04-01 | 一种用于gps系统l1频段接收机扩频码序列并行产生模块 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN206832997U true CN206832997U (zh) | 2018-01-02 |
Family
ID=60768096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201720351668.XU Expired - Fee Related CN206832997U (zh) | 2017-04-01 | 2017-04-01 | 一种用于gps系统l1频段接收机扩频码序列并行产生模块 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN206832997U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113031026A (zh) * | 2021-02-25 | 2021-06-25 | 湖南国科微电子股份有限公司 | 一种测距码生成方法、装置、设备及存储介质 |
| CN113391331A (zh) * | 2021-06-23 | 2021-09-14 | 湖南国科微电子股份有限公司 | 一种测距码获取方法、装置、电子设备和存储介质 |
-
2017
- 2017-04-01 CN CN201720351668.XU patent/CN206832997U/zh not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113031026A (zh) * | 2021-02-25 | 2021-06-25 | 湖南国科微电子股份有限公司 | 一种测距码生成方法、装置、设备及存储介质 |
| CN113031026B (zh) * | 2021-02-25 | 2024-03-19 | 湖南国科微电子股份有限公司 | 一种测距码生成方法、装置、设备及存储介质 |
| CN113391331A (zh) * | 2021-06-23 | 2021-09-14 | 湖南国科微电子股份有限公司 | 一种测距码获取方法、装置、电子设备和存储介质 |
| CN113391331B (zh) * | 2021-06-23 | 2022-12-09 | 湖南国科微电子股份有限公司 | 一种测距码获取方法、装置、电子设备和存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103678190B (zh) | 用于数字信号处理的基于片区的交织和解交织 | |
| CN108959168B (zh) | 基于片上内存的sha512全流水电路及其实现方法 | |
| CN206832997U (zh) | 一种用于gps系统l1频段接收机扩频码序列并行产生模块 | |
| CN105335331A (zh) | 一种基于大规模粗粒度可重构处理器的sha256实现方法及系统 | |
| CN104808221B (zh) | Weil码生成装置和卫星导航信号接收机 | |
| US7254691B1 (en) | Queuing and aligning data | |
| CN101887130B (zh) | 一种可编程导航卫星扩频序列生成器 | |
| CN111694029A (zh) | 一种生成b1c信号伪随机噪声码的硬件实现方法 | |
| Najmabadi et al. | High throughput hardware architectures for asymmetric numeral systems entropy coding | |
| Hassan et al. | Performance evaluation of dynamic partial reconfiguration techniques for software defined radio implementation on FPGA | |
| CN105227259A (zh) | 一种m序列并行产生方法和装置 | |
| US9460007B1 (en) | Programmable hardware blocks for time-sharing arithmetic units using memory mapping of periodic functions | |
| US9992053B1 (en) | Multi-channel, multi-lane encryption circuitry and methods | |
| EP2827516B1 (en) | Scrambling code generation method, apparatus and scrambling code processing apparatus | |
| CN102025391A (zh) | 实现多种扩频码长的高速滤波装置及其方法 | |
| CN102710283B (zh) | 直接序列扩频伪码捕获方法、捕获装置及通信系统 | |
| TWI390230B (zh) | 提供用於多個實體通道之碼之方法以及碼記憶體 | |
| US7830949B2 (en) | Cross correlation circuits and methods | |
| CN101577556A (zh) | 一种矩形交织的实现方法 | |
| CN101404555A (zh) | 数字传输中的一种卷积交织解交织的方法 | |
| CN102201817B (zh) | 基于存储器折叠架构优化的低功耗ldpc译码器 | |
| US10474390B1 (en) | Systems and method for buffering data using a delayed write data signal and a memory receiving write addresses in a first order and read addresses in a second order | |
| CN105117199A (zh) | 真随机数后处理系统及方法 | |
| Sugier | Low-cost hardware implementations of Salsa20 stream cipher in programmable devices | |
| CN102611667A (zh) | 随机接入检测fft/ifft处理方法及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180102 |