CN206728034U - 以太网互联电路及装置 - Google Patents

Abstract

本实用新型公开了一种以太网互联电路及装置，该电路物理接口交换器具有第一物理接口、第二物理接口和第三物理接口，第一板级处理器通过第一物理接口、第三物理接口以及与第三物理接口连接的网络接口而实现第一板级处理器与外部以太网的通信；第二板级处理器通过第二物理接口、第三物理接口以及与第三物理接口连接的网络接口而实现第二板级处理器与外部以太网的通信；且第一板级处理器和第二板级处理器通过第一物理接口和第二物理接口而实现第一板级处理器与第二板级处理器之间的通信。通过这种方式，能够简单地实现两个CPU之间的通信、两个CPU与外界之间的通信，且速度快、效率高、成本低。

Description

以太网互联电路及装置

技术领域

本实用新型涉及通信技术领域，特别是涉及一种以太网互联电路及装置。

背景技术

对于目前板级的设计而言，当板子有两个主CPU需要进行通信的时候，通常采用串口、串行外设接口(Serial Peripheral Interface，SPI)、通用串行总线(UniversalSerial Bus，USB)和同步动态随机存储器(Synchronous DRAM，DPRAM)等接口来进行数据互通，但是对于这些协议都有主-从的概念，也就是从站端CPU发送数据必须等待主站端CPU发送指令的时候，才能将数据通过响应回复给主站端CPU；当从站端CPU想要主动发送数据给主站端CPU的时候，这些协议均不支持。

对于串口，通常使用的为RS485或者RS232，其通过RS485或RS232的电平转换芯片来实现相互间的互联，对于串口的实际通信，需要定义一方为主站，另一方为从站，从而实现数据的交互。对于SPI，物理上有四根线，虽然作为全双工的通信协议，但是需要在设计固件程序的时候，一方为主站，主站来控制整个通信的流程。对于USB，同样在单次的通信过程中也需要主从的关系，目前支持的OTG模式可以切换主从的关系在一定程度上方便了数据传输，但是因为有主从的关系，使得通信依然需要一方来主导。对于使用DPRAM方案来实现两个CPU之间的通信，则需要增加一个双口RAM芯片，对于相互间数据通信在DPRAM上进行的数据同步需要特别的设计，以防止数据在两边操作的过程中出错，增加了设计难度。

综上，上述方案存在如下缺点：第一、通信流程复杂，对于目前采用的SPI、串口等通信方式实现板级双CPU通信的方式，数据通信的流程实现复杂；第二、通信速度慢，目前的SPI、串口等通信速率都比较慢，SPI在10M左右、串口在1M左右的速率；第三、效率低，对于采用主从的通信方式，当从站需要发送数据的时候，需要等待主站发送指令才能以反馈响应的方式发送数据，不能主动发送数据，数据通信效率低；第四、成本高，当考虑外部访问内部两个主CPU的时候，采用两个CPU都提供通道的方式，造成硬件设计成本高。

实用新型内容

本实用新型主要解决的技术问题是提供一种三端口以太网互联电路及装置，能够简单地实现两个CPU之间的通信、两个CPU与外界之间的通信，且速度快、效率高、成本低。

为解决上述技术问题，本实用新型采用的一个技术方案是：提供一种三端口以太网互联电路，包括：

物理接口交换器，其具有第一物理接口、第二物理接口和第三物理接口；

第一板级处理器，与所述物理接口交换器中的所述第一物理接口连接；

第二板级处理器，与所述物理接口交换器中的所述第二物理接口连接；

其中，所述物理接口交换器中的所述第三物理接口连接网络接口；

所述第一板级处理器通过所述第一物理接口、所述第三物理接口以及与所述第三物理接口连接的所述网络接口而实现所述第一板级处理器与外部以太网的通信；

所述第二板级处理器通过所述第二物理接口、所述第三物理接口以及与所述第三物理接口连接的所述网络接口而实现所述第二板级处理器与所述外部以太网的通信；

且所述第一板级处理器和所述第二板级处理器通过所述第一物理接口和所述第二物理接口而实现所述第一板级处理器与所述第二板级处理器之间的通信。

其中，所述第三物理接口为虚拟的物理接口。

其中，所述第一物理接口包括MII MAC模式、MII PHY模式和RMII PHY模式；所述第二物理接口包括内部PHY模式、MII MAC模式、MII PHY模式和RMII PHY模式；而所述第三物理接口包括内部PHY模式。

其中，所述第一物理接口和所述物理接口分别被配置为MII PHY模式，而所述第三物理接口工作在内部PHY模式下。

其中，所述第一物理接口和所述第二物理接口分别包括配置引脚，其分别在上电复位过程中通过上下拉电阻而完成对所述第一物理接口和所述第二物理接口的配置，以使所述第一物理接口与所述第二物理接口分别配置在MII PHY模式下。

其中，在所述上电复位过程完成后，所述第一物理接口和所述第二物理接口中的所述配置引脚分别进一步复用为数据发送引脚。

其中，所述第三物理接口通过变压器后与所述网络接口连接或者所述第三物理接口与具有集成变压器的所述网络接口直接连接。

其中，所述物理接口交换器进一步包括：锁相环模组，其连接振荡器，以为所述物理接口交换器提供时钟源。

其中，所述物理接口交换器进一步中断引脚和复位引脚，其中，所述中断引脚与所述第一板级处理器和所述第二板级处理器中的GPIO引脚连接。

其中，所述物理接口交换器进一步包括第一测试引脚和第二测试引脚，当所述电路正常工作时，所述第一测试引脚与电源连接，而所述第二测试引脚接地。

为解决上述技术问题，本实用新型采用的另一个技术方案是：提供一种以太网互联装置，包括：以太网互联电路和网络接口，所述以太网互联电路是如上任一项所述的电路，所述网络接口与所述第三物理接口连接。

本实用新型的有益效果是：区别于现有技术的情况，本实用新型物理接口交换器具有第一物理接口、第二物理接口和第三物理接口，第一板级处理器通过第一物理接口、第三物理接口以及与第三物理接口连接的网络接口而实现第一板级处理器与外部以太网的通信；第二板级处理器通过第二物理接口、第三物理接口以及与第三物理接口连接的网络接口而实现第二板级处理器与外部以太网的通信；且第一板级处理器和第二板级处理器通过第一物理接口和第二物理接口而实现第一板级处理器与第二板级处理器之间的通信。通过第一物理接口和第二物理接口，能够简单地实现两个CPU之间的通信；通过第一物理接口、第三物理接口以及网络接口，能够实现一个CPU与外界之间的通信；通过第二物理接口、第三物理接口以及网络接口，能够实现另一个CPU与外界之间的通信；且通信速度快、效率高、成本低。

附图说明

图1是本实用新型以太网互联电路一实施方式的结构示意图；

图2是第一板极处理器通过物理接口交换机实现与外部以太网通信功能的原理示意图；

图3是第二板极处理器通过物理接口交换机实现与外部以太网通信功能的原理示意图；

图4是第一板极处理器与第二板极处理器通过物理接口交换机实现双方以太网通信功能的原理示意图；

图5是第一板极处理器、第二板极处理器以及物理接口交换机在一实施方式中的连接原理示意图；

图6是本实用新型以太网互联装置一实施方式的结构示意图。

具体实施方式

下面将结合本实用新型实施方式中的附图，对本实用新型实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式仅仅是本实用新型一部分实施方式，而不是全部的实施方式。基于本实用新型中的实施方式，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，均属于本实用新型保护的范围。

参见图1，图1是本实用新型以太网互联电路一实施方式的结构示意图，该电路包括：物理接口交换器1、第一板级处理器2以及第二板级处理器3。

物理接口交换器1具有第一物理接口11、第二物理接口12和第三物理接口13；第一板级处理器2与物理接口交换器1中的第一物理接口11连接；第二板级处理器3与物理接口交换器1中的第二物理接口12连接。

其中，物理接口交换器1中的第三物理接口13连接网络接口41；

第一板级处理器2通过物理接口交换器1中的第一物理接口11、第三物理接口13以及与第三物理接口13连接的网络接口41而实现第一板级处理器2与外部以太网4的通信；第二板级处理器3通过物理接口交换器1中的第二物理接口12、第三物理接口13以及与第三物理接口13连接的网络接口41而实现第二板级处理器3与外部以太网4的通信；且第一板级处理器2和第二板级处理器3通过物理接口交换器1中的第一物理接口11和第二物理接口12而实现第一板级处理器2与第二板级处理器3之间的通信。

本实用新型实施方式物理接口交换器具有第一物理接口、第二物理接口和第三物理接口，第一板级处理器通过第一物理接口、第三物理接口以及与第三物理接口连接的网络接口而实现第一板级处理器与外部以太网的通信；第二板级处理器通过第二物理接口、第三物理接口以及与第三物理接口连接的网络接口而实现第二板级处理器与外部以太网的通信；且第一板级处理器和第二板级处理器通过第一物理接口和第二物理接口而实现第一板级处理器与第二板级处理器之间的通信。由于使用物理接口交换器来进行两个CPU的通信，在通信的流程设计方面非常的方便，通信流程简单；数据通信硬件上使用100Mbps的通信线缆，能够支持高速的数据传输，因此通信速度快；同时采用多主的通信方式，能够实现数据大量、快速的传输，效率非常高，相互之间能够直接主动发送数据，不需要要等待主站的操作；只使用一个物理接口交换器就实现了之前需要多个电路模块实现的功能，极大的降低了板子成本。

其中，第三物理接口13为虚拟的物理接口。

其中，第一物理接口11包括MII MAC模式、MII PHY模式和RMII PHY模式；第二物理接口12包括内部PHY模式、MII MAC模式、MII PHY模式和RMII PHY模式；而第三物理接口13包括内部PHY模式。

MII是英文Medium Independent Interface的缩写，中文是“介质独立接口”，该接口一般应用于MAC层和PHY层之间的以太网数据传输，也可叫数据接口。RMII即ReducedMII，是MII的简化板。

对于第一板极处理器2和第二板极处理器3，其芯片本身提供MAC外设，通过MII接口连接物理接口交换器1来对外提供网口。MII接口主要包括四个部分：一是从MAC层到物理层的发送数据接口，二是从物理层到MAC层的接收数据接口，三是从物理层到MAC层的状态指示信号，四是MAC层和物理层之间传送控制和状态信息的MDIO接口。因此，对应地，为了适应多种应用场合，第一物理接口11可以分别工作在MII MAC模式、MII PHY模式和RMII PHY模式下；第二物理接口12可以分别工作在内部PHY模式、MII MAC模式、MII PHY模式和RMIIPHY模式下；而第三物理接口13可以工作在内部PHY模式下。

上述物理接口交换器1的第一物理接口11、第二物理接口12不同的工作模式是通过配置第一物理接口11、第二物理接口12的引脚来实现的。

在一实施方式中，第一物理接口11和第二物理接口12分别被配置为MII PHY模式，而第三物理接口工作在内部PHY模式下。

请参见图2至图4，图2是第一板极处理器通过物理接口交换机实现与外部以太网通信功能的原理示意图；图3是第二板极处理器通过物理接口交换机实现与外部以太网通信功能的原理示意图；图4是第一板极处理器与第二板极处理器通过物理接口交换机实现双方以太网通信功能的原理示意图。

其中，物理接口交换器10包括如下模块：3个位于端口port 0、port1、port 2的10/100M物理地址101(10/100MAC)、3个分别与10/100M物理地址连接的动态服务质量4队列102(Dynamic QoS 4Queues)、交换引擎103(Switch Engine)、缓冲管理器104(BufferManager)。第一板极处理器20端包括模块：MII数据路径201(MII Data Path)。第二板极处理器30端包括模块：MII多数据路径301(MII Mux Data Path)。外部以太网40端包括模块：10/100M物理层地址401(10/100PHY)。

参见图2，第一板极处理器20通过物理接口交换机10实现与外部以太网40通信功能的通信路径参见图中两端带粗箭头的黑体线条，从第一板极处理器20到外部以太网40通信的通信路径顺序是：MII数据路径201、端口0的10/100M物理地址101、动态服务质量4队列102、交换引擎103、缓冲管理器104、动态服务质量4队列102、端口2的10/100M物理地址101、10/100M物理层地址401；从外部以太网40到第一板极处理器20通信的通信路径顺序刚好相反。

参见图3，第二板极处理器30通过物理接口交换机10实现与外部以太网40通信功能的通信路径参见图中两端带粗箭头的黑体线条，从第二板极处理器30到外部以太网40通信的通信路径顺序是：MII多数据路径301、端口1的10/100M物理地址101、动态服务质量4队列102、交换引擎103、缓冲管理器104、动态服务质量4队列102、端口2的10/100M物理地址101、10/100M物理层地址401；从外部以太网40到第二板极处理器30通信的通信路径顺序刚好相反。

参见图4，第一板极处理器20与第二板极处理器30通过物理接口交换机10实现双方以太网通信功能的通信路径参见图中两端带粗箭头的黑体线条，从第一板极处理器20到第二板极处理器30通信的通信路径顺序是：MII数据路径201、端口0的10/100M物理地址101、动态服务质量4队列102、交换引擎103、缓冲管理器104、动态服务质量4队列102、端口1的10/100M物理地址101、MII多数据路径301；从第二板极处理器30到第一板极处理器20通信的通信路径顺序刚好相反。

继续参见图1，进一步地，第一物理接口11和第二物理接口12分别包括配置引脚，其分别在上电复位过程中通过上下拉电阻而完成对第一物理接口11和第二物理接口12的配置，以使第一物理接口11与第二物理接口12分别配置在MII PHY模式下。

进一步地，在上电复位过程完成后，第一物理接口11和第二物理接口12中的配置引脚分别进一步复用为数据发送引脚。通过这种方式，可以减少引脚的数量，从而简化第一物理接口11和第二物理接口12的结构。

在一实施方式中，第三物理接口13通过变压器后与网络接口41连接或者第三物理接口13与具有集成变压器的网络接口41直接连接。例如：采用集成变压器的RJ45网络接口。

物理接口交换器1进一步包括：锁相环模组，其连接振荡器，以为物理接口交换器1提供时钟源。通过这种方式，能够为物理接口交换器1提供稳定的时钟脉冲信号。

物理接口交换器1进一步中断引脚和复位引脚，其中，中断引脚与第一板级处理器2和第二板级处理器3中的GPIO引脚连接。

其中，物理接口交换器1进一步包括第一测试引脚和第二测试引脚，当电路正常工作时，第一测试引脚与电源连接，而第二测试引脚接地。

参见图5，图5是第一板极处理器、第二板极处理器以及物理接口交换机在一实施方式中的连接原理示意图。

第一板极处理器200的EMAC1 2001与物理接口交换机100的MII_PORT 0接口1001相连，第二板极处理器300的EMAC1 3001与物理接口交换机100的MII_PORT 1接口1002相连。端口0和端口1都配置成MII PHY的工作方式，配置是通过各自端口的配置引脚来完成的，这些配置引脚1003、1004与物理接口交换机100的数据发送引脚复用，配置模式的读取(输入)只在上电复位的过程进行，复位完成后就作为数据发送引脚(输出)使用。配置通过上下拉电阻来完成，上下拉电阻选焊。以太网接口此处选择集成变压器的RJ45接口4001为例。物理接口交换机100还具有专门的LED控制引脚来控制RJ45接口4001的指示灯，另外接一个LED指示灯用来显示当前的全双工/半双工的工作方式。物理接口交换机100的初始化配置和管理可以通过I2C接口，也可以通过SMI(MDIO)的方式。初版的设计中可以同时保留两种方式，使用中可通过改变配置引脚可以任何一种方式来操作物理接口交换机100的寄存器。物理接口交换机100的中断引脚1005与第一板极处理器200和第二板极处理器300的GPIO引脚2002、3002相连，复位引脚与系统复位引脚相连。正常工作时，第一测试引脚TEST1引脚1006需通过上拉电阻与电源500相连，而第二测试引脚TEST2引脚1007需接地600。另外，物理接口交换机100的锁相环模组1008外接25MHz的晶振振荡器700作为时钟源。

参见图6，图6是本实用新型以太网互联装置一实施方式的结构示意图，该装置包括：以太网互联电路500和网络接口600，该以太网互联电路500是如上任一所述的电路，相关内容的详细说明请参见上述电路部分，在此不再赘叙。该网络接口600与第三物理接口5001连接。

以上所述仅为本实用新型的实施方式，并非因此限制本实用新型的专利范围，凡是利用本实用新型说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本实用新型的专利保护范围内。

Claims (10)

1.一种以太网互联电路，其特征在于，包括：

物理接口交换器，其具有第一物理接口、第二物理接口和第三物理接口；

第一板级处理器，与所述第一物理接口连接；

第二板级处理器，与所述第二物理接口连接；

其中，所述第三物理接口连接网络接口；

所述第一板级处理器通过所述第一物理接口、所述第三物理接口以及所述网络接口而实现所述第一板级处理器与外部以太网的通信；

所述第二板级处理器通过所述第二物理接口、所述第三物理接口以及所述网络接口而实现所述第二板级处理器与所述外部以太网的通信；

且所述第一板级处理器和所述第二板级处理器通过所述第一物理接口和所述第二物理接口而实现所述第一板级处理器与所述第二板级处理器之间的通信。

2.根据权利要求1所述的电路，其特征在于，所述第三物理接口为虚拟的物理接口。

3.根据权利要求2所述的电路，其特征在于，所述第一物理接口包括MII MAC模式、MIIPHY模式和RMII PHY模式；所述第二物理接口包括内部PHY模式、MII MAC模式、MII PHY模式和RMII PHY模式；而所述第三物理接口包括内部PHY模式。

4.根据权利要求3所述的电路，其特征在于，所述第一物理接口和所述第二物理接口分别被配置为MII PHY模式，而所述第三物理接口工作在内部PHY模式下。

5.根据权利要求4所述的电路，其特征在于，所述第一物理接口和所述第二物理接口分别包括配置引脚，其分别在上电复位过程中通过上下拉电阻而完成对所述第一物理接口和所述第二物理接口的配置，以使所述第一物理接口与所述第二物理接口分别配置在MIIPHY模式下。

6.根据权利要求5所述的电路，其特征在于，在所述上电复位过程完成后，所述第一物理接口和所述第二物理接口中的所述配置引脚分别进一步复用为数据发送引脚。

7.根据权利要求1所述的电路，其特征在于，所述第三物理接口通过变压器后与所述网络接口连接或者所述第三物理接口与具有集成变压器的所述网络接口直接连接。

8.根据权利要求1所述的电路，其特征在于，所述物理接口交换器进一步包括：

锁相环模组，其连接振荡器，以为所述物理接口交换器提供时钟源。

9.根据权利要求1所述的电路，其特征在于，所述物理接口交换器进一步中断引脚和复位引脚，其中，所述中断引脚与所述第一板级处理器和所述第二板级处理器中的GPIO引脚连接；

所述物理接口交换器进一步包括第一测试引脚和第二测试引脚，当所述电路正常工作时，所述第一测试引脚与电源连接，而所述第二测试引脚接地。

10.一种以太网互联装置，其特征在于，包括：以太网互联电路和网络接口，所述以太网互联电路是如权利要求1-9任一项所述的电路，所述网络接口与所述第三物理接口连接。