CN206640829U - 低压差输出电流过冲抑制电路 - Google Patents

Abstract

本实用新型提供一种低压差输出电流过冲抑制电路，应用于一LED恒流驱动电路，所述LED恒流驱动电路包括一功率管驱动电路，所述低压差输出电流过冲抑制电路包括一限制电路，所述限制电路电性连接功率管驱动电路以抑制所述LED恒流驱动电路中的输出电流过冲。该低压差输出电流过冲抑制电路决了传统开环恒流控制电路在输入输出电压接近时的输出电流过冲问题，提高系统可靠性，方案简单易于实现。

Description

低压差输出电流过冲抑制电路

技术领域

本实用新型涉及电子技术产品领域，尤其涉及一种低压差输出电流过冲抑制电路。

背景技术

开环控制的LED恒流驱动电路具有电路结构简单、响应速度快等优点，因此应用广泛。例如基于迟滞控制的LED恒流驱动电路如图1，基于固定TOFF和固定峰值电流的LED恒流驱动电路图2。图1中，传统的迟滞控制恒流驱动电路包括电感电流检测电路11，电压基准源电路12，迟滞窗口控制电路13和功率管驱动电路14。图2中，传统的固定TOFF和固定峰值电流恒流驱动电路包括电感峰值电流控制电路21，关断时间控制电路22，PWM信号产生电路23和功率管驱动电路14。但上述电路有一个共同的缺点，即在输入输出压差接近时，输出电流存在较大的过冲。如图3所示，在输入电压降低到接近输出电压附近时输出电流存在一段较大的过冲。在申请号为CN201210591445.2的专利申请中，升降压开关电源及其控制器中采用最大导通时间限制电路来限制峰值电流。针对迟滞控制或者固定峰值电流控制的电路，因为迟滞控制电路的固有结构中已经包含了峰值电流限制电路，同样的固定峰值电流控制电路固有结构本身也已经包含了峰值电流限制电路。在传统的迟滞控制电路，或者固定峰值电流控制电路中，并不需要额外增加最大导通时间限制电路来实现峰值电流限制。传统电路中并没有解决低压差输出电流过冲的问题。为解决上述电路存在的问题，本实用新型提出一种低压差输出电流过冲抑制电路。

实用新型内容

本实用新型的目的是提供一种在输入输出电压接近时有效抑制输出电流过冲的低压差输出电流过冲抑制电路。

本实用新型的目的可通过如下技术措施来实现：一种低压差输出电流过冲抑制电路，应用于一LED恒流驱动电路，所述LED恒流驱动电路包括一功率管驱动电路，所述低压差输出电流过冲抑制电路包括一限制电路，所述限制电路电性连接功率管驱动电路以抑制所述LED恒流驱动电路中的输出电流过冲。

优选地，所述限制电路为一最大导通时间限制电路。

优选地，所述功率管驱动电路包括一输出端和至少一输入端，所述最大导通时间限制电路包括一反相器、一恒流源、一电容、一开关及一比较器，所述开关包括一控制端、一第一端及一第二端，所述比较器一第一输入端、一第二输入端及一输出端，所述反相器的输入端电性连接所述功率管驱动电路的输出端，所述反相器的输出端电性连接所述开关的控制端，所述开关的第一端电性连接所述恒流源，所述开关的第二端接地，所述电容的一端电性连接所述开关的第一端，所述电容的另一端接地，所述比较器的第一输入端电性连接所述电容的一端，所述比较器的第二输入端接收一基准电压，所述比较器的输出端电性连接所述功率管驱动电路的至少一输入端以触发所述功率管的关断。

优选地，所述功率管驱动电路包括一输出端和至少一输入端，所述最大导通时间限制电路包括一计数器，所述计数器包括一时钟信号输入端、一复位端及一输出端，所述计数器的时钟信号输入端用以接收时钟信号，所述计数器的复位端电性连接所述功率管驱动电路的输出端以接收驱动信号，所述计数器的输出端电性连接所述功率管驱动电路的至少一输入端以触发所述功率管的关断。

优选地，所述限制电路为一最低开关频率限制电路。

优选地，所述功率管驱动电路包括一输出端和至少一输入端，所述最低开关频率限制电路包括一单稳态触发器、一恒流源、一电容、一开关及一比较器，所述开关包括一控制端、一第一端及一第二端，所述比较器一第一输入端、一第二输入端及一输出端，所述单稳态触发器的输入端电性连接所述功率管驱动电路的输出端以接收驱动信号，所述单稳态触发器的输出端电性连接所述开关的控制端，所述开关的第一端电性连接所述恒流源，所述开关的第二端接地，所述电容的一端电性连接所述开关的第一端，所述电容的另一端接地，所述比较器的第一输入端电性连接所述电容的一端，所述比较器的第二输入端接收一基准电压，所述比较器的输出端电性连接所述功率管驱动电路的至少一输入端以触发所述功率管的关断。

优选地，所述功率管驱动电路包括一输出端和至少一输入端，所述最低开关频率限制电路包括一计数器和一单稳态触发器，所述计数器包括一时钟信号输入端、一复位端及一输出端，所述单稳态触发器的输入端电性连接所述功率管驱动电路的输出端以接收驱动信号，所述单稳态触发器的输出端电性连接所述计数器的复位端，所述计数器的时钟信号输入端用以接收时钟信号，所述计数器的输出端电性连接所述功率管驱动电路的至少一输入端以触发所述功率管的关断。

本实用新型中的低压差输出电流过冲抑制电路，通过在传统开环控制的恒流驱动电路中加入最大导通时间限制电路或者最低开关频率限制电路，控制输出电流的平均电流（峰值电流限制的功能已经有其他的电路去实现），以抑制低压差输出电流过冲。该低压差输出电流过冲抑制电路解决了传统开环恒流控制电路在输入输出电压接近时的输出电流过冲问题，提高系统可靠性，方案简单易于实现。

附图说明

图1为传统的迟滞控制的LED恒流驱动电路的结构图；

图2为传统的固定TOFF和固定峰值电流恒流驱动电路的结构图；

图3为传统开环控制电路的输出电流与输入电压特性曲线图；

图4为本实用新型的解决迟滞控制电路的输出电流过冲的电路结构图；

图5为本实用新型的解决固定TOFF和固定峰值电流控制电路的输出电流过冲的电路结构图；

图6为固定TOFF和固定峰值电流控制的LED驱动电路的电路图；

图7A和图7B为低压差过冲原理示意图；

图8A和图8B为临界点功率管直通示意图；

图9为引入最大导通时间限制电路后的输出电流波形图；

图10为本实用新型的最大导通时间限制电路实施例一的电路结构图；

图11为本实用新型的最大导通时间限制电路实施例二的电路结构图；

图12为本实用新型的最低开关频率限制电路实施例一的电路结构图；

图13为本实用新型的最低开关频率限制电路实施例二的电路结构图。

具体实施方式

为使本实用新型的上述和其他目的、特征和优点能更明显易懂，下文特举出较佳实施例，并配合附图所示，作详细说明如下。

下面以基于固定TOFF(固定关断时间)和固定峰值电流的LED恒流驱动电路为例来说明低压差过冲原理。图6是固定TOFF和固定峰值电流控制的LED驱动电路的完整电路图。固定TOFF和固定峰值电流控制的LED驱动电路包括LED负载D1、D2，电感L，续流二极管D3，MOS开关Q，供电电阻R11，滤波电容C11，TOFF时间设定电容C12，峰值电流设定电阻R12, 固定TOFF和固定峰值电流集成电路U。固定TOFF和固定峰值电流集成电路U包括电源输入引脚VDD,关断时间设置引脚TOFF，驱动端DRV，峰值电流检测引脚CS，接地端VSS。固定TOFF和固定峰值电流集成电路U初始上电后，驱动端DRV为低电平，MOS开关Q断开，峰值电流检测引脚CS电压为零。驱动端DRV低电平持续时间达到设定的TOFF时间长度后，驱动端DRV转为高电平，MOS开关Q导通，输入电压源VIN通过LED负载D1、D2，电感L、MOS开关Q到电阻R12形成的回路对电感L进行充电；电感电流逐渐上升；当峰值电流检测引脚CS的电压上升到设定的参考电压后，驱动端DRV转为低电平，MOS开关Q关断，LED负载D1、D2，电感L，续流二极管D3形成放电回路，电感电流逐渐下降，当驱动端DRV在低电平持续时间超过设定的TOFF(固定关断时间)后，则驱动端DRV翻转为高电平重新转入充电状态。

基于图6，易于说明低压差输出过冲的原理。当输入输出电压压差较大时，电感电流线性上升，因此输出电流为：

Io=Ipk-0.5*△I

其中，Io指输出电流；Ipk指电感峰值电流；△I指电感纹波电流。

而当输入输出电压（LED负载D1，D2两端的电压差为输出电压）接近时，在TON阶段（即电感在充电阶段），电感L两端压降随电流增大而变小，电感电流非线性上升，这种情况下输出电流平均值大于电感电流线性上升的情形。

图7A和图7B是低压差过冲原理示意图。

图7A是输入输出压差较大时电感电流线性上升的输出电流波形图，图7A中输出电流均值Io等于电感峰值电流Ipk减去电感纹波电流△I的一半。

图7B是输入输出压差较小时电感电流非线性上升的输出电流波形图，从图7B可见，在电感电流充电阶段(TON阶段)，由于电感电流非线性上升，输出电流的均值要大于图7A中线性上升情况下的输出电流均值，这是低压差时输出电流过冲的原因。

图8A和图8B为临界点MOS开关Q直通示意图，图8A中电感电流线性上升，而在输入电压与输出电压接近的特定临界点时，因为电感峰值电流始终达不到系统设定的峰值电流点，会如图8B所示，MOS开关Q直通导致输出电流接近等于峰值电流Ipk。以上解释了低压差输出电流过冲的原理。

本实用新型是在开环控制的LED恒流驱动电路中引入最大导通时间限制或最低开关频率限制电路，可有效抑制输出电流过冲。具体结构分别如图4，图5所示。图4中，迟滞控制恒流驱动电路包括电感电流检测电路11，电压基准源电路12，迟滞窗口控制电路13和功率管驱动电路14。本实用新型的最大导通时间限制电路15连接于功率管驱动电路14。图5中，固定TOFF和固定峰值电流集成电路包括电感峰值电流控制电路21，关断时间控制电路22，PWM信号产生电路23和功率管驱动电路14。本实用新型的最大导通时间限制电路15连接于功率管驱动电路14。

图4、图5中的最大导通时间限制电路也可用最低开关频率限制电路来代替。

参见图9，加粗实线波形图是引入最大导通时间限制电路后的输出电流波形图。由于引入最大导通时间限制电路，在输入输出压差接近的情况，功率管MOS开关Q导通时间一旦达到最大导通时间则立即转入关断（传统的控制电路在电感电流的峰值电流未达到设定的峰值电流之前功率管会一直处于导通状态），因此限制了输出电流的过冲。

图10、图11分别给出了2种最大导通时间限制电路的实施例。

图10中的最大导通时间限制电路包括恒流源I1、反相器IV、电容C1、开关S1、比较器COMP1。该反相器INV的输入端连接于该MOS开关Q的栅极的驱动信号DRV，输出端连接于该开关S1的控制端，该开关S1的一端连接于该恒流源I1，另一端接地，该电容C1的一端连接于该开关S1的一端，另一端接地，该比较器COMP1的第一输入端连接于该电容C1的一端，第二输入端连接于基准电压VREF，输出端连接于功率管驱动电路14的一输入端以触发该MOS开关Q的关断。

当驱动端DRV为高电平时，开关S1断开，恒流源I1对电容C1充电。当C1上电压高过基准电压VREF时，比较器COMP1翻转输出高电平，输出信号TONMAX_MARK变为高电平。输出信号TONMAX_MARK为高电平则表明驱动端DRV输出驱动信号控制MOS开关Q的导通时间已经达到最大导通时间限制，输出信号TONMAX_MARK接至图4或图5的功率管驱动电路14的输入端以触发MOS开关Q的关断。

图11中，通过计数器5D对时钟信号CLK计时。驱动端DRV是开关型LED驱动电路中功率管驱动电路14中MOS开关Q栅极的驱动信号。计数器5D的时钟信号输入端接收一时钟信号CLK，计数器5D的复位端接收来自驱动端DRV的驱动信号（低电平复位）。当驱动信号DRV为高电平，则启动计数器5D计时，当驱动信号DRV为低电平，则计数器5D清零。如果驱动信号DRV持续为高电平超过设定时间，则计数器5D的输出信号TONMAX_MARK翻转，触发功率管，即图6中的MOS开关Q的关断。

图12、图13分别给出了2种最低开关频率限制电路的实施例。

图12中的最低开关频率限制电路包括：单稳态触发器6D、恒流源I1、电容C1、开关S1、比较器COMP1。该单稳态触发器6D的输入端接收来自驱动端DRV的驱动信号，输出端连接于该开关S1的控制端，该开关S1的一端连接于该恒流源I1，另一端接地，该电容C1的一端连接于该开关S1的一端，另一端接地，该比较器COMP1的第一输入端连接于该电容C1的一端，第二输入端连接于基准电压VREF，输出端连接于该功率管驱动电路14的一输入端，以触发该功率管，即图6中的MOS开关Q的关断。

驱动信号DRV输入到单稳态触发器6D生成脉冲信号Y。脉冲信号Y为低电平时，开关S1断开，恒流源I1对电容C1充电，当C1上电压高过基准电压VREF时，比较器COMP1翻转输出高电平，TSMAX_MARK信号变为高电平。TSMAX_MARK信号为高电平则表明系统工作频率已经达到最低开关频率限制，TSMAX_MARK信号接至图4或图5的功率管驱动电路14的输入端，触发开启新的开关周期。

图13中的最低开关频率限制电路包括：单稳态触发器6D和计数器5D。DRV是开关型LED驱动电路中功率管驱动电路的栅极的驱动信号。驱动信号DRV送单稳态触发器6D生成脉冲信号Y。其中时钟信号CLK接计数器5D的时钟信号输入端，脉冲信号Y接计数器5D的复位端(高电平复位)。当脉冲信号Y为低电平则启动计数器5D计时，当脉冲信号Y为高电平则计数器5D清零。如果脉冲信号Y持续为低电平超过设定时间，则计数器5D的输出信号TSMAX_MARK翻转，输出信号TSMAX_MARK接至图4或图5的功率管驱动电路14的输入端，触发开启新的开关周期。

以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。

Claims (7)

1.一种低压差输出电流过冲抑制电路，应用于一LED恒流驱动电路，所述LED恒流驱动电路包括一功率管驱动电路，其特征在于：所述低压差输出电流过冲抑制电路包括一限制电路，所述限制电路电性连接功率管驱动电路以抑制所述LED恒流驱动电路中的输出电流过冲。

2.根据权利要求1所述的低压差输出电流过冲抑制电路，其特征在于，所述限制电路为一最大导通时间限制电路。

3.根据权利要求2所述的低压差输出电流过冲抑制电路，其特征在于，所述功率管驱动电路包括一输出端和至少一输入端，所述最大导通时间限制电路包括一反相器、一恒流源、一电容、一开关及一比较器，所述开关包括一控制端、一第一端及一第二端，所述比较器一第一输入端、一第二输入端及一输出端，所述反相器的输入端电性连接所述功率管驱动电路的输出端，所述反相器的输出端电性连接所述开关的控制端，所述开关的第一端电性连接所述恒流源，所述开关的第二端接地，所述电容的一端电性连接所述开关的第一端，所述电容的另一端接地，所述比较器的第一输入端电性连接所述电容的一端，所述比较器的第二输入端接收一基准电压，所述比较器的输出端电性连接所述功率管驱动电路的至少一输入端以触发所述功率管的关断。

4.根据权利要求2所述的低压差输出电流过冲抑制电路，其特征在于，所述功率管驱动电路包括一输出端和至少一输入端，所述最大导通时间限制电路包括一计数器，所述计数器包括一时钟信号输入端、一复位端及一输出端，所述计数器的时钟信号输入端用以接收时钟信号，所述计数器的复位端电性连接所述功率管驱动电路的输出端以接收驱动信号，所述计数器的输出端电性连接所述功率管驱动电路的至少一输入端以触发所述功率管的关断。

5.根据权利要求1所述的低压差输出电流过冲抑制电路，其特征在于，所述限制电路为一最低开关频率限制电路。

6.根据权利要求5所述的低压差输出电流过冲抑制电路，其特征在于，所述功率管驱动电路包括一输出端和至少一输入端，所述最低开关频率限制电路包括一单稳态触发器、一恒流源、一电容、一开关及一比较器，所述开关包括一控制端、一第一端及一第二端，所述比较器一第一输入端、一第二输入端及一输出端，所述单稳态触发器的输入端电性连接所述功率管驱动电路的输出端以接收驱动信号，所述单稳态触发器的输出端电性连接所述开关的控制端，所述开关的第一端电性连接所述恒流源，所述开关的第二端接地，所述电容的一端电性连接所述开关的第一端，所述电容的另一端接地，所述比较器的第一输入端电性连接所述电容的一端，所述比较器的第二输入端接收一基准电压，所述比较器的输出端电性连接所述功率管驱动电路的至少一输入端以触发所述功率管的关断。

7.根据权利要求5所述的低压差输出电流过冲抑制电路，其特征在于，所述功率管驱动电路包括一输出端和至少一输入端，所述最低开关频率限制电路包括一计数器和一单稳态触发器，所述计数器包括一时钟信号输入端、一复位端及一输出端，所述单稳态触发器的输入端电性连接所述功率管驱动电路的输出端以接收驱动信号，所述单稳态触发器的输出端电性连接所述计数器的复位端，所述计数器的时钟信号输入端用以接收时钟信号，所述计数器的输出端电性连接所述功率管驱动电路的至少一输入端以触发所述功率管的关断。