CN206575404U - 高速数传接收机 - Google Patents

Abstract

本实用新型公开了一种高速数传接收机，包括电源模块，和依次串接的电信号转换器、第一放大器、正交混频器、第二放大器和FPGA芯片；接收的传输信号通过电信号转换器转换为电信号，通过第一放大器、正交混频器、第二放大器后通过FPGA芯片进行数据处理并对外输出数据，在第二放大器和FPGA芯片之间引出反馈信号，通过载波锁相环路产生正交本地振荡信号并输入到正交混频器中，从而与输入正交混频器的含有大多普勒的信号进行正交混频，从而消除信号的多普勒频移。本实用新型能够适应大多普勒频移，数据处理速度高，应用器件少，成本低，本振相位噪声低，响应速度快，体积小，功耗低。

Description

高速数传接收机

技术领域

本实用新型具体涉及一种高速数传接收机。

背景技术

通信，是现代社会发展的重要保障，也是现代保证作战指挥顺利达成的重要手段之一。时下，人们常用的无线电通信，其最大的优点在于迅速，而其最大缺点则是保密性差，而且极易受到干扰。

伴随着激光的产生，一种新颖奇特的通信——激光通信问世了。激光通信具有抗干扰能力强、抗截获能力强、安全保密性好、体积小重量轻功耗低等优点，通信的质量更高。尤其是近年来，随着光导纤维通信的高速发展，给激光通信带来了明媚的春天，成为现代通信的“热门”领域。激光通信依据传输介质的不同，主要分为光纤通信、大气通信、空间通信和水下通信四类，其中最常见、发展最成熟的是大气激光通信和光纤通信。

卫星之间激光通信就是将信息电信号通过调制加载在激光上，通信的两端通过初定位和调整，再经过光束的捕获、瞄准、跟踪建立起动态光通信链路，然后光再通过真空或大气信道传输信息。

而现有地面上通用数据激光传输的流程大体如图1所示，而现有的数传接收机，其硬件模块大体如图2所示：接收机接收到激光信号后，通过电信号转换器转换为电信号，然后通过放大器和正交混频器后分为I支路和Q支路，然后再次通过放大器放大后进入解调器，通过均衡器和限幅放大器后，通过CDR时钟数据恢复，然后通过判决器进行数据判决后，通过串并转换模块转换为并行数据，然后再通过并行译码器译码后通过PXIe接口对外发送。

但是，传统的接收机很难适应一些存在巨大多普勒频移的场合，例如小卫星之间的激光高速通信，其主要问题是：

1）在存在±200MHz比较大的多普勒的情况下，常规高速接收机技术无法使用；常规的PLL环路，很难实现高达±200MHz的动态范围，必须首先将多普勒频移去掉，才能使用常规的5Gbps接收机技术；

2）超高速ADC功耗太大，散热将成为巨大的问题；

3）位同步环路十分复杂。

实用新型内容

本实用新型的目的之一在于提供一种能够适用于大多普勒频移情况下，例如小卫星之间激光通信情况下，传输速率极高的高速数传接收机。

本实用新型提供的这种高速数传接收机，包括电源模块，和依次串接的电信号转换器、第一放大器、正交混频器、第二放大器和FPGA芯片，还包括一路反馈回路；所述反馈回路采集FPGA的输入数据，并将数据输出到正交混频器，从而消除接收信号中的多普勒频移。

所述的反馈回路为载波锁相环路。

所述的高速数传接收机，具体包括电源模块，和依次串接的电信号转换器、第一放大器、正交混频器、第二放大器和FPGA芯片；高速数传接收机接收的传输信号通过电信号转换器转换为电信号，通过正交混频器后转换为I支路信号和Q支路信号，然后通过FPGA中的GTH模块中的均衡器均衡后，再通过限幅放大器放大，再依次进行CDR时钟数据恢复和判决器判决后，再通过串并转换模块转换为并行数据，再通过并行译码器译码后通过PXIe接口对外输出数据，在第二放大器和FPGA芯片之间引出反馈信号，所述引出的反馈信号通过载波锁相环路产生一路正交本地振荡信号并输入到正交混频器中，从而与输入正交混频器的通过转化后的含有大多普勒的电信号进行正交混频，从而消除信号的多普勒频移。

所述的通过载波锁相环路产生一路正交本地振荡信号，具体为在正交混频器输出的I支路和Q支路信号通过第二放大器后，从I支路和Q支路各引出一路信号，依次通过包络检波器、低通滤波器和模数转换器后转换为数字信号，再输入到FPGA中，通过FPGA实现的数字鉴频鉴相器和低通滤波器后输入到直接频率合成控制模块的输入端，同时FPGA进行多普勒搜索得到初始多普勒信号并传输到直接频率合成控制模块的另一输入端，直接频率合成模块输出信号再通过数模转换器转换为模拟量信号输入到正交调制器中，同时FPGA搜索得到的初始多普勒信号还通过锁相环模块输入到正交调制器当中，正交调制器通过直接频率控制模拟量控制信号和锁相环信号产生消除载波多普勒频移的本振信号，并输入到正交混频器中。

所述的正交调制器的调制方式为正交相移键控调制方式。

所述的FPGA芯片外部进行了抗辐射加固处理。

本实用新型提供的这种高速数传接收机，通过增加一路反馈性质的载波锁相环路，产生一路正交本地振荡信号并输入到正交混频器，从而达到了可以控制载波的频率，并去掉多普勒频移的目的；因此本实用新型能够适应±200MHz大多普勒频移，而且数据处理速度高（能够支持10Gbps，甚至更高），而且本实用新型应用的器件少，成本低，充分利用了FPGA的内部GTX资源实现解调，可以在低SNR下使用，可以使用较复杂的编码技术，而且本振的相位噪声非常低，响应速度快，可以快速准确跟踪卫星运动引起的多普勒频移；本实用新型能够提高的体积和功耗非常有限，极大的降低接收机的体积和功耗；而且，本实用新型的高速数传接收机，不仅可以用于激光通信，也可用于微波通信等其他卫星-卫星通信形式，适用性好。

附图说明

图1为现有的数据空间激光传输的流程示意图。

图2为现有技术的数传接收机的功能模块图。

图3为本实用新型的高速数传接收机的硬件模块图。

图4为本实用新型的高速数传接收机的DDS+PLL调制方式的电路示意图。

具体实施方式

如图3所示为本实用新型的高速数传接收机的硬件模块图：本实用新型提供的这种高速数传接收机，在接收传输信号后转换为电信号，通过第一放大器后，输入正交混频器；正交混频器的输出信号，分别为I支路和Q支路，再通过第二放大器；此时本实用新型的高速数传接收机采样第二放大器的输出信号，通过载波锁相环路产生一个正交本地振荡信号，和输入的转化后的含有大多普勒的电信号进行正交混频，从而消除多普勒频移。所述的载波锁相环路，具体为采样信号依次通过包络检波器、低通滤波器（LPF）和双通道模数转换器（双通道ADC）后转换为数字信号，再输入到FPGA中；通过FPGA实现的数字鉴频鉴相器（数字PFD）和低通滤波器（LPF）后输入到直接频率合成控制模块（DDS控制）的输入端，同时FPGA进行多普勒搜索得到初始多普勒信号并传输到直接频率合成控制模块的另一输入端，直接频率合成模块输出信号再通过数模转换器（DAC）转换为模拟量信号输入到正交调制器中，同时FPGA搜索得到的初始多普勒信号还通过锁相环模块（PLL）输入到正交调制器当中，正交调制器通过直接频率控制模拟量控制信号和锁相环信号，采用正交相移键控调制方式（QPSK）产生消除载波多普勒频移的本振信号，并输入到正交混频器中；此时，接收的传输信号通过电信号转换器转换为电信号，通过第一放大器后，输入正交混频器，正交混频器根据接收的本振信号对电信信号进行混频，然后通过第二放大器输入到FPGA中，然后I支路和Q支路的信号再依次通过FPGA中GTH模块中的均很器、限幅放大器、CDR时钟数据恢复和判决器后，得到输出信号，再通过串并转换和并行译码器得到最终的并行数据，最后通过PXIe接口对外发送。

所述的载波锁相环路的工作原理为：采用DDS+PLL组合技术，产生一个正交本地振荡信号，和输入的转化后的含有大多普勒的电信号进行正交混频，消除多普勒频移。通过控制DDS来实现对多普勒频率的精细反馈控制。正交混频形成的基带模拟信号送入到包络检波器，进行检波后，进行低通滤波，送入高速ADC进行采样、鉴相鉴频器（PFD），再次低通滤波，得到残留相位差信号。利用该相位差信号，推动DDS产生新的频率，去修正本地的载波信号，直到完全锁定，从而去掉多普勒频率，恢复出I/Q基带数据，供后续的基带信号处理。其中控制模式为直接控制DDS的工作频率，具有极高的反应速度，可以准确的跟踪多普勒频移。

如图4所示为本实用新型的高速数传接收机的DDS+PLL调制方式的电路示意图：考虑到高达±200MHz的多普勒频移，以及需要快速响应多普勒频移，常规基于PLL的本振信号源无法实现，原因是PLL的反应速度太慢。必须采用新方案。目前，采用DDS+PLL组合技术是最佳的技术方案。DDS的特点是响应速度快，可以达到ns量级，但只能支持比较低的工作频率，最大频率范围只能到400MHz。PLL的特点是精度高，相位噪声小，频率范围比较大，可以工作在L/S/C等高频波段，但反应速度非常慢。DDS产生的高动态正交单载波信号和PLL产生的高精度高频信号，进行正交混频，产生新的频率，消除了两者的缺点，可以同时满足精度和速度的矛盾要求，非常好的解决了对本振的需求。

Claims (6)

1.一种高速数传接收机，包括电源模块，和依次串接的电信号转换器、第一放大器、正交混频器、第二放大器和FPGA芯片，其特征在于还包括一路反馈回路；所述反馈回路采集FPGA的输入数据，并将数据输出到正交混频器，从而消除接收信号中的多普勒频移。

2.根据权利要求1所述的高速数传接收机，其特征在于所述的反馈回路为载波锁相环路。

3.根据权利要求2所述的高速数传接收机，其特征在于所述的高速数传接收机，具体包括电源模块，和依次串接的电信号转换器、第一放大器、正交混频器、第二放大器和FPGA芯片；高速数传接收机接收的传输信号通过电信号转换器转换为电信号，通过正交混频器后转换为I支路信号和Q支路信号，然后通过FPGA中的GTH模块中的均衡器均衡后，再通过限幅放大器放大，再依次进行CDR时钟数据恢复和判决器判决后，再通过串并转换模块转换为并行数据，再通过并行译码器译码后通过PXIe接口对外输出数据，在第二放大器和FPGA芯片之间引出反馈信号，所述引出的反馈信号通过载波锁相环路产生一路正交本地振荡信号并输入到正交混频器中，从而与输入正交混频器的通过转化后的含有大多普勒的电信号进行正交混频，从而消除信号的多普勒频移。

4.根据权利要求3所述的高速数传接收机，其特征在于所述的通过载波锁相环路产生一路正交本地振荡信号，具体为在正交混频器输出的I支路和Q支路信号通过第二放大器后，从I支路和Q支路各引出一路信号，依次通过包络检波器、低通滤波器和模数转换器后转换为数字信号，再输入到FPGA中，通过FPGA实现的数字鉴频鉴相器和低通滤波器后输入到直接频率合成控制模块的输入端，同时FPGA进行多普勒搜索得到初始多普勒信号并传输到直接频率合成控制模块的另一输入端，直接频率合成模块输出信号再通过数模转换器转换为模拟量信号输入到正交调制器中，同时FPGA搜索得到的初始多普勒信号还通过锁相环模块输入到正交调制器当中，正交调制器通过直接频率控制模拟量控制信号和锁相环信号产生消除载波多普勒频移的本振信号，并输入到正交混频器中。

5.根据权利要求4所述的高速数传接收机，其特征在于所述的正交调制器的调制方式为正交相移键控调制方式。

6.根据权利要求1~5之一所述的高速数传接收机，其特征在于所述的FPGA芯片外部进行了抗辐射加固处理。