CN206563961U - 并行计算机系统 - Google Patents

Abstract

本实用新型提供一种并行计算机系统。该计算机系统，包括：电路板、多路处理单元、和一个为所述多路处理单元设置目标并行模式的前置服务器单元，多路处理单元包括多个计算节点，每个计算节点包括一个CPU；前置服务器单元与所述多路处理单元连接，且均设置在所述电路板上。本实用新型的技术方案，通过将前置服务器单元与多路处理单元设置在同一侧，使得整个系统结构简单，操作方便，实现了对多路处理单元的并行模式的灵活选择。

Description

并行计算机系统

技术领域

本实用新型涉及计算机技术，尤其涉及一种并行计算机系统。

背景技术

随着计算机软硬件技术的不断发展，处理器目前已经从单核(Single-core)进入多核(Multi-core)应用时代，基于多处理器的并行计算机(即多路处理器计算机)的应用越来越广泛，例如在云计算、大数据处理等方面的应用。

多路处理器计算机系统是指在一个计算机系统上集成了多个中央处理器(Central Processing Unit，简称CPU)，多路处理器计算机系统主要分为双路系统和四路系统。双路系统为一个主板上采用两个CPU的多路计算机系统，四路系统为一个主板上采用四个CPU的多路计算机系统。多路处理器计算机系统中各CPU之间通过片外高速总线进行互连，并共享内存子系统以及输入/输出(Input/Output，简称IO)总线。

现有的基于龙芯处理器的可配置多路试验平台，包括控制单元和多路处理单元。控制单元可以将多路处理单元配置为4个1路系统，2个双路系统或是1个4路系统。同时，配置有一台前置服务器用来为多路处理单元提供内核和网络文件系统。

但是，现有的基于龙芯处理器的可配置多路试验平台，其中前置服务器和多路处理单元为两个独立的个体，前置服务器位于网络侧，多路处理单元位于用户侧，进而使得其结构复杂、操作不方便。

实用新型内容

本实用新型提供一种并行计算机系统，以克服目前多路处理器计算机系统其结构复杂、不方便操控的问题。

本实用新型提供一种并行计算机系统，包括：一个电路板、一个多路处理单元、和一个为所述多路处理单元设置目标并行模式的前置服务器单元，所述多路处理单元包括多个计算节点，每个计算节点包括一个中央处理器CPU；

所述前置服务器单元与所述多路处理单元连接，且均设置在所述电路板上。

在本实用新型的另一种可行的实现方式中，所述系统还包括交换芯片，所述前置服务器单元包括第一网口和第二网口；

所述第一网口与外部网络连接，所述第二网口通过所述交换芯片与所述多路处理单元中的每个计算节点的网口连接。

在本实用新型的另一种可行的实现方式中，所述前置服务器单元还包括网络文件系统和所述多路处理单元在不同并行模式下的内核；

所述多路处理单元通过所述第二网口和所述交换芯片从所述前置服务器单元中读取所述网络文件系统和所述目标并行模式下的内核。

在本实用新型的另一可行的实现方式中，所述前置服务器单元还包括寄存器，所述寄存器与所述计算节点的CPU连接。

在本实用新型的另一可行的实现方式中，所述前置服务器单元还包括第一串口和第二串口；

所述第一串口与外部设备连接，所述第二串口与所述多路处理单元中的任一主计算节点连接。

在本实用新型的另一可行的实现方式中，所述系统还包括选择芯片，所述选择芯片的一端与所述第二串口连接，所述选择芯片的另一端根据预设选择规则与所述多路处理单元中的任一主计算节点连接。

进一步的，所述计算节点之间通过端到端HT总线连接。

在本实用新型的另一可行的实现方式中，所述前置服务器单元还包括：硬盘插槽、内存、通用总线USB接口和视频图形阵列VGA接口。

可选的，所述并行模式包括到单路并行模式、双路并行模式和四路并行模式。

可选的，所述前置服务器单元的CPU和每个计算节点的CPU均为龙芯CPU。

本实用新型提供的并行计算机系统，通过将一个多路处理单元与一个前置服务器单元连接且设置在一个电路板上，使得该前置服务器单元从预设的多个并行模式中为所述多路处理单元选择目标并行模式，并且为所述多路处理单元中每个计算节点的中央处理器CPU分配在所述目标并行模式下的ID号，使得多路处理单元根据所述目标并行模式和所述每个计算节点的CPU的ID号进行启动。本实施例的并行计算机系统，前置服务器单元与多路处理单元位于同一侧，前置服务器单元根据实际需要为多路处理单元配置目标并行模式和该目标并行模式下每个计算节点的CPU的ID号，进而实现了对多路处理单元的并行模式的自由选择，整个系统结构简单，操作方便，实现了对多路处理单元的并行模式的灵活选择。

附图说明

为了更清楚地说明本实用新型或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型提供的并行计算机系统实施例一的结构示意图；

图1a为本实用新型多路处理单元的结构框图；

图2为本实用新型提供的并行计算机系统实施例二的结构示意图；

图3为本实用新型提供的并行计算机系统实施例三的结构示意图；

图4为本实用新型提供的并行计算机系统实施例四的结构示意图。

附图标记说明：

100：并行计算机系统；

101：电路板；

10：前置服务器；

20：多路处理单元；

30：计算节点；

11：第一网口；

12：第二网口；

40：交换芯片；

13：第一串口；

14：第二串口；

50：选择芯片；

60：寄存器。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

现有的并行计算机系统，前置服务器位于网络侧，多路处理单元位于用户侧，进而使得整个系统结构复杂，不方便管理。同时，控制单元在为多路处理单元设置并行模式时，通过拨码开关、按钮、摇柄开关等的组合来实现，其模式及串口切换操作的复杂度较高。

本实用新型提供的并行计算机系统，通过将一个前置服务器与一个多路处理单元连接且设置在同一电路板上，使得该前置服务器单元为多路处理单元选择目标并行模式，并为多路处理单元中每个计算节点的CPU分配在该目标并行模式下的ID号，使得多路处理单元在该目标并行模式下启动，即本实施例的并行计算机系统，前置服务器单元与多路处理单元位于同一侧，其结构简单，操作方便，实现了对多路处理单元的并行模式的灵活选择。

下面，通过具体实施例对本申请所示的技术方案进行详细说明。需要说明的是，下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例中不再赘述。

本实用新型的并行计算机系统中的多路处理单元可以包括多个计算节点，为了便于阐述，本实施例以多路处理单元包括四个计算节点为例进行描述，对于多路处理单元包括其他数目的计算节点的情形，与多路处理单元包括四个计算节点的原理相同，在此不再赘述。

图1为本实用新型提供的并行计算机系统实施例一的结构示意图。如图1所示，本实施例的并行计算机系统100可以包括：一个电路板101、一个前置服务器单元10和一个多路处理单元20，所述多路处理单元20包括多个计算节点30，每个计算节点30包括一个中央处理器(Central Processing Unit，简称CPU)。所述多路处理单元20与所述前置服务器单元10连接，且均设置在所述电路板101上，使得所述前置服务器10与多路处理单元20为一整体。

具体的，如图1所示，本实施例的并行计算系统，将一个前置服务器单元10和一个多路处理单元20连接设置在同一块电路板101上，例如可以通过相应的总线连接，实现两者之间的通信。多路处理单元20包括多个计算节点30，图1只示出了多路处理单元20包括四个计算节点30的情形，本实施例对多路处理单元20中包括的计算节点30的具体数目不做限制。

可选的，本实施例的前置服务器单元10的处理器可以是单片处理器，例如龙芯2H处理器。

图1a为本实用新型多路处理单元的结构框图。如图1所示，本实施例的多路处理单元20可以包括4个对称的计算节点30，其中，每个计算节点30包括一个CPU(例如龙芯3A四核处理器)、内存(例如DDR3内存)、闪存Flash的基本输入输出系统(Basic Input OutputSystem，简称BIOS)、串口、网口(例如千兆以太网口)。如图1a所示，每个计算节点30的BIOSFlash通过低引脚数(Low Pin Count，简称LPC)总线与CPU连接，串口通过通用异步收发传输器(Universal Asynchronous Receiver/Transmitter，简称UART)与CPU连接，网口通过外设部件互连标准(Peripheral Component Interconnect，简称PCI)总线与CPU连接。每个计算节点30的CPU在处理板上通过超传输(HyperTransport，简称HT)总线实现互连。

在本实施例中，用户在前端服务器中安装了多路处理单元20的并行模式选择软件，以及多路处理单元20在不同并行模式下启动时，每个计算节点30的CPU的ID号的设置软件。

如图1a所示的多路处理单元20，其并行模式有三种，分别为：4个单路并行模式、2个双路并行模式和1个四路并行模式。前置服务器单元10从上述三种并行模式中选择一个并行模式作为多路处理单元20的目标并行模式，使得多路处理单元20以该目标并行模式启动。例如，当前置服务器单元10为多路处理单元20选择的目标并行模式为双路并行模式时，则多路处理单元20以该双路并行模式启动。

对应的，当前置服务器单元10为多路处理单元20选择完目标并行模式之后，前置服务器单元10为每个计算节点30的CPU设置ID号，该CPU的ID号决定了该计算节点30在该目标并行模式下作为并行计算机系统100中的哪一个组成部分，即决定了该计算节点30是主计算节点30还是从计算节点30。

下面以图1a所示的多路处理单元20为例，具体介绍多路处理单元20的三种并行模式的设置，以及每个并行模式下计算节点30的CPU的ID号的设置：

单路并行模式：根据预设规则，将多路处理单元20中的每个计算节点30作为1个单路系统，可视为一个单芯片多处理器(Chip multiprocessors，简称CMP)或对称多处理器(Symmetrical Multi-Processing，简称SMP)。当多路处理单元20以此并行模式启动时，前置服务器单元10(具体是前置服务器单元10中的软件)会将每个计算节点30的CPU的ID号设置为00，此时多路处理单元20被配置为4个单路系统。

其中，预设规则决定了多路处理单元20中的哪几个计算节点30需要相互连接，以及在连接的过程中将哪个计算节点30确定为主计算节点，哪个计算节点确定为从计算节点。

双路并行模式：根据预设规则，将多路处理单元20中的四个计算节点中的两个计算节点通过HT总线互连，将剩余的两个计算节点也通过HT总线互联，此时多路处理单元20组成了一个双节点的高速缓存一致性非均匀存储访问(Cache-Coherent Non-UniformMemory Access，简称CC-NUMA)系统。当多路处理单元20以此并行模式启动时，前置服务器单元10(具体是前置服务器单元10中的软件)按照预设规则将多路处理单元20配置成2个双路系统。对应的，前置服务器单元10将每个双路系统中的一个计算节点30的CPU的ID号设置为00，将另一个计算节点30的CPU的ID号设置成01，在该双路系统中，其中CPU的ID号为00的计算节点30为主计算节点，CPU的ID号为01的计算节点30为主计算节点的从计算节点。

四路并行模式：根据预设规则，将多路处理单元20中的四个计算节点通过HT总线互联，组成一个四节点的CC-NUMA环状系统。当多路处理单元20以此并行模式启动时，前置服务器单元10(具体是前置服务器单元10中的软件)按照预设规则将多路处理单元20配置成1个4路系统。对应的，前置服务器单元10将该4路系统中的4个计算节点30的CPU的ID号依次设置为00、01、10、11。其中，CPU的ID号为00的计算节点30为主计算节点，CPU的ID号为01、10、11的计算节点30为主计算节点的从计算节点。

本实施例中，前置服务器单元10可以根据实际需要来选择多路处理单元20是以何种并行模式进行启动，例如当并行计算机系统100需要处理的问题较复杂时，前置服务器单元10可以选择多路处理单元20以上述四路并行模式启动，用于完成大数据的计算，当需要处理的问题较简单时，前置服务器单元10可以选择多路处理单元20以上述单路并行模式启动，使得其中一个计算节点30处理该简单问题即可。

由此可知，本实用新型的并行计算机，根据实际需要灵活的为多路处理单元20选择目标并行模式，进而实现了多路处理单元20在不同并行模式之间的自由切换，进而大大方便并行计算和计算机体系结构等领域的研究。同时，本实施例的并行计算机系统100为每个多路处理单元20连接一个前端服务器，进而提高了多路处理单元20的可靠性。

在实际使用的过程中，前置服务器单元10为多路处理单元20选择好目标并行模式之后，为多路处理单元20中的每个计算节点30的CPU分配在该目标并行模式下的ID号，例如当前置服务器单元10选择多路处理单元20以四路并行模式启动时，则将多路处理单元20中的计算节点30的CPU的ID号依次设置成00、01、10和11。当多路处理单元20下次得电启动时，多路处理单元20以该四路并行模式和上述设置的计算节点30的CPU的ID号00、01、10和11来启动。

本实用新型提供的并行计算机系统，通过将一个多路处理单元与一个前置服务器单元连接且设置在一个电路板上，使得该前置服务器单元从预设的多个并行模式中为所述多路处理单元选择目标并行模式，并且为所述多路处理单元中每个计算节点的中央处理器CPU分配在所述目标并行模式下的ID号，使得多路处理单元根据所述目标并行模式和所述每个计算节点的CPU的ID号进行启动。本实施例的并行计算机系统，前置服务器单元与多路处理单元位于同一侧，前置服务器单元根据实际需要为多路处理单元配置目标并行模式和该目标并行模式下每个计算节点的CPU的ID号，进而实现了对多路处理单元的并行模式的自由选择，整个系统结构简单，操作方便，实现了对多路处理单元的并行模式的灵活选择。

图2为本实用新型提供的并行计算机系统实施例二的结构示意图，在上述实施例的基础上，如图2所示，本实施例的并行计算机系统100还可以包括交换芯片40，前置服务器单元10包括第一网口11和第二网口12，其中，第一网口11与外部网络连接，所述第二网口12通过所述交换芯片40与所述多路处理单元20中的每个计算节点30的网口连接。

具体的，如图2所示，本实施例中，前置服务器单元10的第一网口11与外部的网络连接(例如与外部以太网连接)，前置服务器单元10的第二网口12与交换芯片40的一端连接，交换芯片40的另一端与图1a所示的每个计算节点30的网口连接，进而将前置服务器单元10与多路处理单元20中的每个计算节点30连接起来，使得前置服务器单元10可以通过网口和每个计算节点30进行通信。

可选的，本实施例中的交换芯片40可以为网络交换机。

进一步的，本实施例的前置服务器单元10还包括网络文件系统和所述多路处理单元在不同并行模式下的内核。

所述多路处理单元20通过所述第二网口12和所述交换芯片40从所述前置服务器单元10中读取所述网络文件系统和所述目标并行模式下的内核。

参照图1a所示，由于本实施例的多路处理单元20不包括硬盘接口，进而使得存放有操作系统等系统的硬盘无法连接到该多路处理单元20上，因此，本实施例的多路处理单元20只能启动网络文件系统。为了解决该问题，本实施例的前置服务器单元10通过网络为多路处理单元20提供网络文件系统和内核，进而保证了多路处理单元20的正常启动运行。

例如，前置服务器单元10为多路处理单元20搭建网络文件系统(Network FileSystem，简称NFS)服务，使得前置服务器单元10作为NFS服务器，为多路处理单元20提供网络文件系统。同时，前置服务器单元10还为多路处理单元20搭建简单文件传输协议(Trivial File Transfer Protocol，简称TFTP)服务，作为TFTP服务器，为多路处理单元20提供内核下载服务。需要说明的是，NFS服务器和TFTP服务器的搭建为本领域技术人员的公知常识，在此不再赘述。

本实施例的技术方案，在多路处理单元20启动之前，前置服务器单元10根据实际需要为多路处理单元20选择目标并行模式，并为多路处理单元20中的每个计算节点30的CPU分配在该目标模式下的ID号。同时，在多路处理单元20启动之前，前置服务器单元10还为多路处理单元20搭建好NFS服务器和TFTP服务器。当多路处理单元20得电启动时，多路处理单元20根据目标并行模式以及每个计算节点30的CPU的ID号进行启动，同时从前置服务器单元10搭建的NFS服务器从获得网络文件系统，从TFTP服务器中获得内核，进而实现了多路处理单元20的正常启动运行。

进一步的，本实施例的并行计算机系统100，一个多路处理单元20搭配一个前置服务器单元10，使得该前置服务器单元10只为该多路处理单元20提供网络服务，进而保证该多路处理单元20能够获得足够的带宽资源，保证了多路处理单元20可以及时获得网络文件系统和内核，从而提高了多路处理单元20的可靠性和计算速度。

本实用新型提供的并行计算机系统，通过在前置服务器单元上设置第一网口和第二网口，前置服务器单元通过第一网口与外部网络连接，通过第二网口以及交换芯片与每个计算节点的网口连接，使得前置服务器单元通过网络为多路处理单元提供网络文件系统和内核，进而保证了多路处理单元的正常启动运行。

图3为本实用新型提供的并行计算机系统实施例三的结构示意图，在上述实施例的基础上，本实施例的前置服务器单元10还可以包括寄存器60，所述寄存器60与所述计算节点30的CPU连接。

具体的，如图3所示，本实施例的前置服务器单元10包括寄存器60，该寄存器60与多路处理单元20中的每个计算节点30的CPU连接。在实际使用时，前置服务器单元10将用户输入的目标并行模式进行解析，转换成控制信号，并将该控制信号写入寄存器60中。同时，前置服务器单元10为每个计算节点30中的CPU设置在该目标并行模式下的ID号，并将该ID号写入寄存器60中。当多路处理单元20启动时，每个计算节点30中的CPU从前置服务器单元10的寄存器60中读取其对应的目标并行模式和ID号，并以该目标并行模式和ID号进行启动。

同时，当计算节点30确定以目标并行模式进行启动时，例如以双路并行模式启动，则该双路并行模式中的主节点从前置服务器单元10中加载该双路并行模式下的内核。

在实际使用时，假设当用户选择目标并行模式为单路并行模式时，前置服务器单元10中的相应软件会将用户的输入解析为[设置，模式，设定值]，并将模式设定值1解析为硬件控制信号，写入寄存器60中。并设置该目标并行模式下每个计算节点30的CPU ID依次为00、00、00、00，将每个计算节点30的CPU ID也写入寄存器60中。在多路处理单元20启动时，计算节点30的CPU(具体是CPU通过BIOS)从前置服务器单元10的寄存器60中读取自己的启动模式，当得知为单路并行模式时，每个计算节点30会单独运行自己的BIOS。同时，每个计算节点30从前置服务器单元10中加载单路并行模式下的内核。

本实用新型提供的并行计算机系统，通过在前置服务器单元中设置寄存器，并将该寄存器与每个计算节点的CPU连接，使得每个计算节点的CPU从该寄存器中读取自己的启动模式和ID号。

图4为本实用新型提供的并行计算机系统实施例四的结构示意图，在上述实施例的基础上。如图4所示，本实施例的前置服务器单元10可以包括第一串口13和第二串口14；其中，第一串口13与外部设备连接，用于输出所述前置服务器单元10的数据信息；第二串口14与所述多路处理单元20中的任一主计算节点30连接，用于输出该主计算节点30上的计算信息。

具体的，如图4所示，本实施例的前置服务器单元10的第一串口13与外部设备连接，用于输出前置服务器单元10的数据信息，例如将一显示设备通过第一串口13与前置服务器单元10连接，前置服务器单元10通过第一串口13将其自身数据信息输出给显示设备。可选的，用户还可以在显示设备上输入期望前置服务器单元10显示的数据信息的请求，前置服务器单元10根据该请求向显示设备输出数据。

如图4所示，前置服务器单元10的第二串口14与多路处理单元20中的任一主计算节点30连接，用于输出与第二串口14连接的主计算节点30上的计算信息。

优选的，本实施例的并行计算系统还可以包括选择芯片50，使得第二串口14通过选择芯片50与计算节点30连接。具体是，选择芯片50与前置服务器单元10的第二串口14连接，选择芯片50根据预设选择规则确定是与多路处理单元20中的哪主一个计算节点30连接(具体是与计算节点30的UART连接)。

本实施例中，当多路处理单元20以单路并行模式启动时，第二串口14可以在多处理单元20的4个计算节点上随意切换。当多路处理单元20以双路并行模式启动时，第二串口14仅在2个双路系统中CPU ID为00的主计算节点上进行切换。当多路处理单元20以四路并行模式启动时，第二串口14仅可输出CPU ID为00的计算节点上的数据。

本实施例的并行计算机系统100，通过前端服务器上的软件设置，可以将前端服务器的第二串口14切换到不同的主计算节点30上，输出与第二串口14连接的主计算节点30上的信息。进而实现了对多路处理单元20上各主计算节点30上信息的灵活获取。例如，当多路处理单元20在进行复杂计算时，用户可以随时查看主计算节点30上的数据信息以及时掌握运算的情况，进而提高了并行计算的可靠性。

进一步的，本实施例的前置服务器单元10还可以包括硬盘插槽(例如M-SATA插槽)、内存、闪存FLSAH(例如256MB NAND FLSAH)、通用串行总线(Universal Serial Bus，简称USB)接口和视频图形阵列(Video Graphics Array，简称VGA)接口等。本实施例的前端服务器可以是个独立而完整的系统，可以作为单独的PC机来使用。

本实用新型提供的并行计算机系统，通过在前置服务器单元上设置第一串口和第二串口，第一串口与外部设备连接，用于输出所述前置服务器单元的数据信息；第二串口与多路处理单元中的任一主计算节点连接，用于输出该主计算节点上的计算信息，使得用户可以随时查看主计算节点上的数据信息，以及时掌握运算的情况，进而提高了并行计算的可靠性。

本领域普通技术人员可以理解：实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时，执行包括上述各方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

最后应说明的是：以上各实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述各实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的范围。

Claims (10)

1.一种并行计算机系统，其特征在于，包括：电路板、多路处理单元、和为所述多路处理单元设置目标并行模式的前置服务器单元，所述多路处理单元包括多个计算节点，其中，每个计算节点包括中央处理器CPU；

所述前置服务器单元与所述多路处理单元连接，且均设置在所述电路板上。

2.根据权利要求1所述的系统，其特征在于，所述系统还包括交换芯片，所述前置服务器单元包括第一网口和第二网口；

所述第一网口与外部网络连接，所述第二网口通过所述交换芯片与所述多路处理单元中的每个计算节点的网口连接。

3.根据权利要求2所述的系统，其特征在于，所述前置服务器单元还包括网络文件系统和所述多路处理单元在不同并行模式下的内核；

所述多路处理单元通过所述第二网口和所述交换芯片从所述前置服务器单元中读取所述网络文件系统和所述目标并行模式下的内核。

4.根据权利要求1所述的系统，其特征在于，所述前置服务器单元还包括寄存器，所述寄存器与所述计算节点的CPU连接。

5.根据权利要求1所述的系统，其特征在于，所述前置服务器单元还包括第一串口和第二串口；

所述第一串口与外部设备连接，所述第二串口与所述多路处理单元中的任一主计算节点连接。

6.根据权利要求5所述的系统，其特征在于，所述系统还包括选择芯片，所述选择芯片的一端与所述第二串口连接，所述选择芯片的另一端根据预设选择规则与所述多路处理单元中的任一主计算节点连接。

7.根据权利要求1-6任一项所述的系统，其特征在于，所述计算节点之间通过端到端HT总线连接。

8.根据权利要求7所述的系统，其特征在于，所述前置服务器单元还包括：硬盘插槽、内存、通用总线USB接口和视频图形阵列VGA接口。

9.根据权利要求8所述的系统，其特征在于，所述并行模式包括到单路并行模式、双路并行模式和四路并行模式。

10.根据权利要求1所述的系统，其特征在于，所述前置服务器单元的 CPU和每个计算节点的CPU均为龙芯CPU。