CN206532284U - 一种通用接口处理器 - Google Patents
一种通用接口处理器 Download PDFInfo
- Publication number
- CN206532284U CN206532284U CN201720165880.7U CN201720165880U CN206532284U CN 206532284 U CN206532284 U CN 206532284U CN 201720165880 U CN201720165880 U CN 201720165880U CN 206532284 U CN206532284 U CN 206532284U
- Authority
- CN
- China
- Prior art keywords
- processor
- controller
- interface
- pci
- ethernet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004891 communication Methods 0.000 claims abstract description 27
- 230000015654 memory Effects 0.000 claims abstract description 17
- 230000009977 dual effect Effects 0.000 claims abstract description 10
- 230000003044 adaptive effect Effects 0.000 claims description 3
- RTZKZFJDLAIYFH-UHFFFAOYSA-N Diethyl ether Chemical compound CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 claims 2
- 238000000034 method Methods 0.000 abstract description 4
- 238000013146 percutaneous coronary intervention Methods 0.000 description 13
- 238000012545 processing Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 101100345335 Arabidopsis thaliana GNT2 gene Proteins 0.000 description 2
- 101150093077 Mgat2 gene Proteins 0.000 description 2
- 101100524347 Xenopus laevis req-b gene Proteins 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Small-Scale Networks (AREA)
- Bus Control (AREA)
Abstract
本实用新型公开了一种通用接口处理器，该处理器包括第一处理器，以及用于执行第一处理器与外围之间转换的第二处理器，第二处理器与第一处理器之间通过60X总线连接；所述第二处理器包括中央控制单元，以及分别与中央控制单元相连的PCI控制器、存储控制器、双UART控制器、以太网控制器，所述PCI控制器用于提供PCI总线接口，所述以太网控制器挂接在PCI总线上，用于提供以太网通信接口；所述存储控制器与第二处理器外围的存储器相连，双UART控制器连接在第二处理器的本地总线上，用于提供双通道UART通信接口。第一处理器采用MPC755处理器，第二处理器采用MPC107。本实用新型提供了多种对外通用通信接口，可广泛用于语音处理、路由器、无线接入、VoIP、软交换、网络存储等。
Description
技术领域
本实用新型涉及处理器研究领域，特别涉及一种提供PCI总线、以太网通信等通用接口的处理器。
背景技术
在各种互联网和数据通信的高端应用中，处理器作为通信以及控制的中心，是不可缺少的一个核心模块。由于处理器模块技术复杂，接口众多，这大大增加了开发的技术难度。采用高性能的处理器通用模块，使开发者从复杂的处理器设计工作中解放出来，只集中关注外围电路的设计以及应用，可以在项目开发过程中减少处理器部分调试所花费时间和可能出现的错误，极大地缩短设计周期。
MPC755是高速度低功耗基于603E内核的PowerPC系列处理器，是中高端设备经典之作，具有优异的性能、较低的能量损耗以及较低的散热量，在互联网和通信领域得到广泛应用。MPC107作为CPU到外围的PCI桥和内存控制器，提供MPC755处理器内部60x总线到外围PCI总线和其他总线以及内存控制的无缝连接。
因此，研究基于MPC755+MPC107的架构组合，提供高性能处理器，并提供各种通用的通信接口，例如PCI总线接口、I2C总线接口、以太网接口、RS485接口等，对于满足各种互联网和数据通信的高端应用以及缩短开发周期等具有重要应用价值。
实用新型内容
本实用新型的目的在于克服现有技术的缺点与不足，提供一种通用接口处理器，该处理器处理能力强，可提供PCI总线接口、I2C总线接口、双UART接口(一个为RS485电平，一个为RS232电平)、千兆以太网接口等通用通信接口，应用场合广泛。
本实用新型的目的通过以下的技术方案实现：一种通用接口处理器，包括第一处理器，以及用于执行第一处理器与外围之间转换的第二处理器，所述第二处理器与第一处理器之间通过60X总线连接；所述第二处理器包括中央控制单元，以及分别与中央控制单元相连的PCI控制器、存储控制器、双UART控制器、以太网控制器，所述PCI控制器用于提供PCI总线接口，所述以太网控制器挂接在PCI总线上，用于提供以太网通信接口；所述存储控制器与第二处理器外围的存储器相连，双UART控制器连接在第二处理器的本地总线上，用于提供双通道UART通信接口。
优选的，所述第一处理器采用通用的飞思卡尔MPC755超标量处理器，该处理器为MPC603E的CPU内核。
优选的，所述第二处理器中的中央控制单元采用通用的飞思卡尔MPC107 PCI桥/内存控制器，该中央控制单元通过64位内部总线与第二处理器中的60X总线接口相连。
优选的，第二处理器外围的存储器包括SDRAM、FLASH、Boot ROM，这些存储器连接在第二处理器的64位本地总线上。
优选的，双UART控制器采用ST16C552，其中一个UART采用RS232电平，用于短距离，低速率的串行通信；另一路UART采用RS485电平，用于较长距离，较高速率的串行通信。从而满足不同的通信应用。
优选的，所述以太网控制器外接一以太网电平转换芯片，用于提供10M/100M/100M自适应以太网通信接口。
更进一步的，所述以太网控制器采用Intel千兆位以太网控制器8254x。
优选的，所述第二处理器包括I2C单元，所述I2C单元与中央控制单元相连，用于提供I2C标准通信接口。
本实用新型与现有技术相比，具有如下优点和效果：
1、本实用新型处理能力强，并提供了多种通用通信接口，包括PCI接口、以太网接口、串行通信接口、I2C总线接口等，可广泛用于语音处理、视频处理、路由器、无线接入、VoIP、软交换、网络存储等。
2、本实用新型采用通用的MPC755+MPC107处理器，处理能力强，最高工作频率为400MHz，处理能力达733MIPS@400MHz。
附图说明
图1是本实施例的总体结构原理示意图。
图2是本实施例以太网连接结构图。
图3是本实施例本地总线连接示意图。
具体实施方式
下面结合实施例及附图对本实用新型作进一步详细的描述，但本实用新型的实施方式不限于此。
实施例1
如图1所示，本实施例所述通用接口处理器，包括第一处理器，以及用于执行第一处理器与外围之间转换的第二处理器，所述第二处理器和第一处理器均分别设有60X总线接口，二者通过60X总线连接。
本实施例第一处理器采用飞思卡尔POWERPC系列MPC755作为RISC中央处理器CPU。该处理器为MPC603E的CPU的内核，具有高性能、低功耗、32位精简指令集计算机(RISC)架构，处理能力达到733MIPS@400MHz。专门针对嵌入式应用增强了性能，每时钟周期可发送3个指令(两个质量+一个分支)到6个独立执行单元(分支处理单元、两个整数单元、加载/存储单元、双精度浮点运算单元、系统寄存器单元)。可并行执行多个指令，以流水线方式传送指令，并使用执行时间快速的简单指令，为系统提供最大效率和最大吞吐量。专用L2缓存接口(高达1MB)，可支持直接映射的SRAM模式、物理映射的SRAM模式、一个连接存储器的快速(一般1/2内核速度)接口、仅指令模式或仅数据模式，并对L2地址和数据提供奇偶校验。
本实施例第二处理器包括中央控制单元，以及分别与中央控制单元相连的PCI控制器、存储控制器、双UART控制器、以太网控制器、I2C单元、DMA控制器等等。中央控制单元采用飞思卡尔MPC107高性能、高带宽的PCI桥接芯片。MPC107一侧是60X总线接口，总线宽度32位/64位可选，最高频率100MHz，60X总线与MPC755进行无缝连接，另一侧是PCI总线接口。芯片上集成了存储器控制器、DMA控制器、可编程中断控制器、4个定时器、I2C单元、消息单元(I2O)、PCI仲裁器、看门狗电路、动态电源管理单元，PCI总线性能监视单元、JTAG接口等。
本实施例中，PCI控制器，用于提供PCI总线接口，接口信号为P_CLK、P_IDSEL、P_IDSEL2、P_INT<3..0>、P_REQ<3..0>、P_GNT<3..0>、REQ2、GNT2、P_FRAME、P_DEVSEL、P_IRDY、P_LOCK、P_PAR、P_TRDY、P_PERR、P_STOP、P_SERR、P_CBE<3..0>、P_AD<31..0>。兼容PCI2.1规范，32位总线，最大支持66MHZ。支持最多可连接5个PCI设备，通过REQ<4..0>、GNT<4..0>进行请求和许可。支持工作于PCI主模式或PCI从模式，具体实施方法为：
(1)当工作于PCI主模式时(PCI_MODE＝0)，P_REQ<3..0>、P_GNT<3..0>用于外接的PCI设备。P_REQ4\P_GNT4用于模块内部的PCI设备Intel8254x千兆以太网控制器。
(2)当工作于PCI从模式时(PCI_MODE＝1)，P_REQ3/P_GNT3用于本MPC107向主PCI申请总线使用权，REQ2/GNT2用于本模块内以太网控制器Intel8254x向主PCI申请总线使用权。
本实施例以太网控制器采用Intel千兆位以太网控制器8254x，挂接在PCI总线上，用于提供以太网通信接口，如图2所示。AT93C42为EEPROM，用于存储以太网控制器Intel8254x的MAC地址，通过通信串口连接到Intel8254x。外接1000M以太网电平转换芯片，可提供10M/100M/1000M自适应以太网通信接口，接口信号为MDI[0]+、MDI[0]-、MDI[1]+、MDI[1]-、MDI[2]+、MDI[2]-、MDI[3]+、MDI[3]-。
本实施例，在第二处理器外围设有的SDRAM、FLASH ROM、Boot ROM等存储器，连接在MPC107的64位Local Bus总线上，如图3所示。Boot ROM、Flash ROM、SDRAM等存储器，用于提供处理器运行所需要的存储部件，其中Boot ROM用于中央处理器启动时读取最小化引导程序，Flash ROM用于启动后读取运行程序，SDRAM用于中央处理器运行时的临时数据存储控制，提供64总线，最大支持1G字节DDR内存容量、144M字节Flash ROM容量、1M字节BootROM容量。
本实施例中，双UART控制器采用ST16C552，连接在第二处理器的64位本地总线上，用于提供双通道UART通信接口，如图3所示。其中一个UART控制器外接PHY器件RS232电平转换芯片ADM3202ARN，提供RS232电平标准的调试接口，用于短距离、低速率的串口通信，例如用于与电脑串行通信口进行联机调试，接口信号为RS232_TX、RS232_RX。另一个UART控制器直接连接到子卡插座，用于母板采用RS485电平，用于较长距离、较高速率的串行通信，接口信号为RS485TX、RS485TEN、RS485RX、RS485REN。
本实施例中，I2C单元与中央控制单元相连，用于提供I2C标准通信接口，接口信号为I2C_SCL、I2C_SDA。
本实施例模块对外输出接口信号如表1所示。
表1模块对外接口信号定义
上述实施例为本实用新型较佳的实施方式，但本实用新型的实施方式并不受上述实施例的限制，其他的任何未背离本实用新型的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本实用新型的保护范围之内。
Claims (8)
1.一种通用接口处理器，其特征在于，包括第一处理器，以及用于执行第一处理器与外围之间转换的第二处理器，所述第二处理器与第一处理器之间通过60X总线连接；所述第二处理器包括中央控制单元，以及分别与中央控制单元相连的PCI控制器、存储控制器、双UART控制器、以太网控制器，所述PCI控制器用于提供PCI总线接口，所述以太网控制器挂接在PCI总线上，用于提供以太网通信接口；所述存储控制器与第二处理器外围的存储器相连，双UART控制器连接在第二处理器的本地总线上，用于提供双通道UART通信接口。
2.根据权利要求1所述的通用接口处理器，其特征在于，所述第一处理器采用通用的飞思卡尔MPC755超标量处理器，该处理器为MPC603E的CPU内核。
3.根据权利要求1所述的通用接口处理器，其特征在于，所述第二处理器中的中央控制单元采用通用的飞思卡尔MPC107PCI桥/内存控制器，该中央控制单元通过64位内部总线与第二处理器中的60X总线接口相连。
4.根据权利要求1所述的通用接口处理器，其特征在于，第二处理器外围的存储器包括SDRAM、FLASH、Boot ROM，这些存储器连接在第二处理器的64位本地总线上。
5.根据权利要求1所述的通用接口处理器，其特征在于，双UART控制器采用ST16C552，其中一个UART采用RS232电平，另一路UART采用RS485电平。
6.根据权利要求1所述的通用接口处理器，其特征在于，所述以太网控制器外接一以太网电平转换芯片，用于提供10M/100M/1000M自适应以太网通信接口。
7.根据权利要求6所述的通用接口处理器，其特征在于，所述以太网控制器采用Intel千兆位以太网控制器8254x。
8.根据权利要求1所述的通用接口处理器，其特征在于，所述第二处理器包括I2C单元，所述I2C单元与中央控制单元相连，用于提供I2C标准通信接口。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720165880.7U CN206532284U (zh) | 2017-02-23 | 2017-02-23 | 一种通用接口处理器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720165880.7U CN206532284U (zh) | 2017-02-23 | 2017-02-23 | 一种通用接口处理器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN206532284U true CN206532284U (zh) | 2017-09-29 |
Family
ID=59916201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201720165880.7U Expired - Fee Related CN206532284U (zh) | 2017-02-23 | 2017-02-23 | 一种通用接口处理器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN206532284U (zh) |
-
2017
- 2017-02-23 CN CN201720165880.7U patent/CN206532284U/zh not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101861312B1 (ko) | 다중슬롯 링크 계층 플릿에서의 제어 메시징 | |
| US9632557B2 (en) | Active state power management (ASPM) to reduce power consumption by PCI express components | |
| US9952643B2 (en) | Device power management state transition latency advertisement for faster boot time | |
| TW201626376A (zh) | 共享記憶體連結中的低功率進入之技術 | |
| CN105207957B (zh) | 一种基于片上网络多核架构的系统 | |
| US9489028B2 (en) | Managing sideband segments in on-die system fabric | |
| WO2014051765A1 (en) | Fast deskew when exiting low-power partial-width high speed link state | |
| CN113489594B (zh) | 基于fpga模块的pcie实时网卡 | |
| CN103106173A (zh) | 多核处理器核间互联的方法 | |
| CN107562672A (zh) | 一种提高矢量网络分析仪数据传输速率的系统及方法 | |
| CN209103281U (zh) | 基于pci接口的集成多总线接口模块 | |
| EP2997482A1 (en) | Multi-mode agent | |
| US7689758B2 (en) | Dual bus matrix architecture for micro-controllers | |
| CN206532284U (zh) | 一种通用接口处理器 | |
| Otani et al. | Peach: A multicore communication system on chip with PCI Express | |
| CN205656615U (zh) | 一种基于MPC824x提供通用接口的处理器 | |
| CN209149302U (zh) | 一种人工智能soc处理器芯片 | |
| Rao et al. | A Frame work on AMBA bus based Communication Architecture to improve the Real Time Computing Performance in MPSoC | |
| CN104699655A (zh) | 网络芯片及云服务器系统 | |
| CN205692167U (zh) | 基于PowerPC架构中央处理器的通用核心板 | |
| CN205193686U (zh) | 计算设备 | |
| Otani et al. | An 80Gb/s dependable communication SoC with PCI express I/F and 8 CPUs | |
| Chen et al. | An Embedded System Processor Module with PCI Bus and Universal Communication Interface Based on PowerPC | |
| US20220158865A1 (en) | Asynchronous communication in multiplexed topologies | |
| Yin et al. | Design and implementation of a inter-chip bridge in a multi-core SoC |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170929 Termination date: 20210223 |