CN206481278U - 一种sio波形整形电路 - Google Patents
一种sio波形整形电路 Download PDFInfo
- Publication number
- CN206481278U CN206481278U CN201621452903.4U CN201621452903U CN206481278U CN 206481278 U CN206481278 U CN 206481278U CN 201621452903 U CN201621452903 U CN 201621452903U CN 206481278 U CN206481278 U CN 206481278U
- Authority
- CN
- China
- Prior art keywords
- circuit
- sio
- signal
- input
- clk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000007493 shaping process Methods 0.000 title claims abstract description 28
- 238000002955 isolation Methods 0.000 claims abstract description 24
- 230000009466 transformation Effects 0.000 claims description 14
- 230000006837 decompression Effects 0.000 claims description 12
- 230000005611 electricity Effects 0.000 claims description 4
- 230000000630 rising effect Effects 0.000 claims description 4
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 238000004891 communication Methods 0.000 abstract description 9
- 238000006243 chemical reaction Methods 0.000 abstract description 8
- 239000004065 semiconductor Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005622 photoelectricity Effects 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Abstract
本实用新型提供了一种SIO波形整形电路，包括：MCU接口电路、隔离电路、电平转换电路、信号整形电路和SIO总线接口；所述电平转换电路将MCU接口电路中输出端口SO输出的信号转换为12V的DATA信号由所述SIO总线接口输出；以及，将所述SIO总线接口输入的DATA信号、CLK信号转换为0‑(VCC+0.7)V的信号输入至信号整形电路输入端；所述隔离电路将MCU接口电路中的SO输出信号、SI输入信号、CLK输入信号与SIO总线接口中输入的DATA信号、CLK信号相隔离。上述的一种SIO波形整形电路，有效提高通信系统的可靠性。
Description
技术领域
本实用新型涉及一种数字电路，尤其涉及一种SIO电路。
背景技术
SIO(Serial I/O，串行IO口)是各类DSP处理器中的常见接口，包括同步串行口(SSI，Synchronous Serial Interface)和异步串行口(ASI，Asynchronous SerialInterface)。全双工的串行接口，允许处理器与多种串行设备通信，常用于自动化控制系统等工业应用中。在实际应用中，为了加强抗干扰能力和长距离传输，常在发送端通过电平转换电路将信号迁移到更高的电压，在接收端再通过电平转换电路将信号变换回原信号电平。SIO波形整形电路实现信号的电平转换，并对因传输而失真的信号进行整形，提高通信的可靠性。
图1所示方案是一种常见的电平转换电路，采用N沟道增强型MOS管实现双向电平转换。当源极一侧输出低电平时，MOS管导通，漏极一侧输出低电平；当源极一侧输出高电平时，MOS管截止，漏极一侧输出高电平；当源极一侧输出高阻时，MOS管截止，漏极一侧输出高电平。当漏极一侧输出为低电平时，MOS管内的二极管导通，从而使MOS管导通，源极一侧输出低电平；当漏极一侧输出高电平时，MOS管截止，源极一侧输出高电平；当漏极一侧输出高阻时，MOS管截止，源极一侧输出高电平。
图1所示方案可实现正反向双向导通，价格低廉，但不能实现对失真信号的整形。对于DATA总线，当MCU SO输出低电平时，Q2导通，总线DATA为低电平，Q1内的二极管导通，从而使Q1导通，MCU SI端被拉低，因MOS管导通后，管压降很小，SO与SI之间相当于短接，此种情况在多串行设备接入系统时可能会导致MCU灌电流超过规定阈值，从而导致系统通信失效。
实用新型内容
本实用新型所要解决的主要技术问题是一种SIO波形整形电路，实现信号的电平转换，对因传输而失真的信号进行整形，并将MCU输入与输出信号、MCU输入输出端口与总线信号进行隔离，从而提高通信系统的可靠性。
为了解决上述的技术问题，本实用新型提供了一种SIO波形整形电路，包括：MCU接口电路、隔离电路、电平转换电路、信号整形电路和SIO总线接口；
所述电平转换电路将MCU接口电路中输出端口SO输出的信号转换为DATA信号由所述SIO总线接口输出；以及，将所述SIO总线接口输入的DATA信号、CLK信号转换为0-(VCC+0.7)V的信号输入至信号整形电路的输入端；(、是为了区分两个DATA信号，不然会不清楚)
所述隔离电路将MCU接口电路中的SO输出信号、SI输入信号、CLK输入信号与SIO总线接口中输入的DATA信号、输入CLK信号相隔离。
在一较佳实施例中：所述电平转换电路包括一开关管，其栅极受隔离电路输出的SO信号控制，漏极与SIO总线接口的DATA信号输出端连接。(这里只写漏极和信号连接总觉得有点怪，还是加上端口感觉比较对)
在一较佳实施例中：所述电平转换电路还包括降压箝位电路，其输入端分别与SIO总线接口中的DATA信号和CLK信号连接；其输出端分别连接至隔离电路的SI输入端和CLK输入端。
在一较佳实施例中：所述降压箝位电路包括电阻R10、R15，以及二极管D1、D2；所述二极管D1、D2的阴极分别与VCC连接，阳极分别与电阻R10、R15的一端连接，电阻R10、R15的另一端分别连接至所述SIO总线接口中的DATA信号输入端和CLK信号输入端。
在一较佳实施例中：所述信号整形电路设置于所述降压箝位电路的输出端和隔离电路的SI输入端和CLK输入端之间，改善降压箝位电路的输出的SI信号和CLK信号的上升沿和下降沿。
在一较佳实施例中：所述信号整形电路为高速施密特触发反相器电路。
在一较佳实施例中：所述隔离电路为高速隔离光电耦合器电路。
在一较佳实施例中：所述高速隔离光电耦合器电路包括三个相互独立的光电耦合器，其中、第三光电耦合器的输入端与所述信号整形电路的输出端连接，输出端分别连接至MCU接口电路中的SI、CLK输入接口；光电耦合器的输入端连接至MCU接口电路中的SO输出接口，输出端连接至电平转换电路的输入端。
相较于现有技术，本实用新型具备以下有益效果：
本实用新型实现SIO信号的整形以及电平转换，并将MCU端信号与总线信号、MCU端输入信号与输出信号之间的隔离，提高多串行设备、不同逻辑处理电路情况下通信可靠性。
附图说明
图1为现有技术中SIO电路的电路图；
图2为本发明优选实施例1中SIO波形整形电路的电路图；
图3所示为典型串行通信系统网络拓扑示意图。
具体实施方式
下文结合附图和具体实施方式对本实用新型的技术方案做进一步说明。
参考图2，本实用新型提供了一种SIO波形整形电路，包括：MCU接口电路1、隔离电路2、电平转换电路3/5、信号整形电路4和SIO总线接口6；
所述电平转换电路3/5将隔离电路2输出的SO信号转换为12V的DATA信号由所述SIO总线接口6输出；以及，将所述SIO总线接口6输入的DATA信号、CLK信号转换为0-(VCC+0.7)V的信号输入至信号整形电路4中；
所述隔离电路2将MCU接口电路1中的SO输出信号、SI输入信号、CLK输入信号与SIO总线接口6中输入的12V DATA信号、CLK信号相隔离。
通过上述过程，就实现了MCU端信号与SIO总线端信号之间的电平变换；隔离电路2实现MCU端信号与总线信号、MCU端输入信号与输出信号之间的隔离。
所述电平转换电路3包括一开关管Q4，其栅极受隔离电路2输出的SO信号控制，漏极与SIO总线接口6的DATA信号输出端连接。隔离电路2输出的SO信号控制开关管Q4导通，开关管Q4的漏极输出12V的DATA信号，实现了MCU输出SO信号转换为12V的DATA信号。
所述电平转换电路5还包括降压箝位电路，其输入端分别与SIO总线接口6中的DATA信号和CLK信号连接；其输出端分别连接至隔离电路2的SI输入端和CLK输入端。本实施例中，所述降压箝位电路包括电阻R10、R15，以及二极管D1、D2；所述二极管D1、D2的阴极分别与VCC连接，阳极分别与电阻R10、R15的一端连接，电阻R10、R15的另一端分别连接至所述SIO总线接口中的DATA信号和CLK信号。主串行设备发出的12V DATA信号、CLK信号，经过降压箝位电路后，就变成了0-(VCC+0.7)V的信号，分别通过信号整形电路4及隔离电路2的SI输入端和CLK输入端变换成SI输入信号和CLK输入信号，输入至MCU接口电路1的输入端口SI和时钟端口CLK。
经过降压箝位电路的信号转换后的信号需要进行整形，因此本实施例中还进一步包括一信号整形电路4，其设置于所述降压箝位电路的输出端和隔离电路2的SI输入端和CLK输入端之间，改善降压箝位电路的输出的SI信号和CLK信号的上升沿和下降沿。优选的，所述信号整形电路为高速施密特触发反相器电路。
本实施例中，所述隔离电路2为高速隔离光电耦合器电路。
所述高速隔离光电耦合器电路包括三个相互独立的光电耦合器，其中、第三光电耦合器的输入端与所述信号整形电路4的输出端连接，输出端分别连接至MCU接口电路1中的SI、CLK输入接口；光电耦合器的输入端连接至MCU接口电路1中的SO输出接口，输出端连接至电平转换电路3的输入端。
因此，上述的SIO波形整形电路，实现SIO信号的整形以及电平转换，并将MCU端信号与总线信号、MCU端输入信号与输出信号之间的隔离，改善信号的上升沿和下降沿，提高多串行设备、不同逻辑处理电路情况下通信可靠性。
需要指出的是，本实施例中，DATA信号、DATA信号为峰值为12V的信号，根据实际需要也可以输出峰值为其他数值的信号，属于本实施例的简单替换，不再赘述。
SIO总线接口6包括DATA数据总线信号和CLK时钟信号，接口与主串行设备及其他串行设备相连，构成一套完整的通信链路。图3所示为典型串行通信系统网络拓扑示意图。
以上所述，仅为本实用新型较佳的具体实施方式，但本实用新型的设计构思并不局限于此，任何熟悉本技术领域的技术入员在本实用新型揭露的技术范围内，利用此构思对本实用新型进行非实质性的改动，均属于侵犯本实用新型保护范围的行为。
Claims (8)
1.一种SIO波形整形电路，其特征在于包括：MCU接口电路、隔离电路、电平转换电路、信号整形电路和SIO总线接口；
所述电平转换电路将MCU接口电路中输出端口SO输出的信号转换为DATA信号由所述SIO总线接口输出；以及，将所述SIO总线接口输入的DATA信号、CLK信号转换为0-(VCC+0.7)V的信号输入至信号整形电路的输入端；
所述隔离电路将MCU接口电路中的SO输出信号、SI输入信号、CLK输入信号与SIO总线接口中输入的DATA信号、输入CLK信号相隔离。
2.根据权利要求1所述的一种SIO波形整形电路，其特征在于：所述电平转换电路包括一开关管，其栅极受隔离电路输出的SO信号控制，漏极与SIO总线接口的DATA信号输出端连接。
3.根据权利要求2所述的一种SIO波形整形电路，其特征在于：所述电平转换电路还包括降压箝位电路，其输入端分别与SIO总线接口中的DATA信号和CLK信号连接；其输出端分别连接至隔离电路的SI输入端和CLK输入端。
4.根据权利要求3所述的一种SIO波形整形电路，其特征在于：所述降压箝位电路包括电阻R10、R15，以及二极管D1、D2；所述二极管D1、D2的阴极分别与VCC连接，阳极分别与电阻R10、R15的一端连接，电阻R10、R15的另一端分别连接至所述SIO总线接口中的DATA信号输入端和CLK信号输入端。
5.根据权利要求3所述的一种SIO波形整形电路，其特征在于：所述信号整形电路设置于所述降压箝位电路的输出端和隔离电路的SI输入端和CLK输入端之间，改善降压箝位电路的输出的SI信号和CLK信号的上升沿和下降沿。
6.根据权利要求5所述的一种SIO波形整形电路，其特征在于：所述信号整形电路为高速施密特触发反相器电路。
7.根据权利要求1-6中任一项所述的一种SIO波形整形电路，其特征在于：所述隔离电路为高速隔离光电耦合器电路。
8.根据权利要求7所述的一种SIO波形整形电路，其特征在于：所述高速隔离光电耦合器电路包括三个相互独立的光电耦合器，其中、第三光电耦合器的输入端与所述信号整形电路的输出端连接，输出端分别连接至MCU接口电路中的SI、CLK输入接口；光电耦合器的输入端连接至MCU接口电路中的SO输出接口，输出端连接至电平转换电路的输入端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201621452903.4U CN206481278U (zh) | 2016-12-28 | 2016-12-28 | 一种sio波形整形电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201621452903.4U CN206481278U (zh) | 2016-12-28 | 2016-12-28 | 一种sio波形整形电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN206481278U true CN206481278U (zh) | 2017-09-08 |
Family
ID=59750414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201621452903.4U Active CN206481278U (zh) | 2016-12-28 | 2016-12-28 | 一种sio波形整形电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN206481278U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108197058A (zh) * | 2018-01-03 | 2018-06-22 | 武汉精测电子集团股份有限公司 | 一种基于fpga的qspi隔离驱动装置 |
| CN109254942A (zh) * | 2018-08-01 | 2019-01-22 | 中国科学院微电子研究所 | 一种用于调整总线信号的方法及装置 |
-
2016
- 2016-12-28 CN CN201621452903.4U patent/CN206481278U/zh active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108197058A (zh) * | 2018-01-03 | 2018-06-22 | 武汉精测电子集团股份有限公司 | 一种基于fpga的qspi隔离驱动装置 |
| CN109254942A (zh) * | 2018-08-01 | 2019-01-22 | 中国科学院微电子研究所 | 一种用于调整总线信号的方法及装置 |
| CN109254942B (zh) * | 2018-08-01 | 2021-10-08 | 中国科学院微电子研究所 | 一种用于调整总线信号的方法及装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN206481278U (zh) | 一种sio波形整形电路 | |
| CN204836132U (zh) | 一种通信设备的单板上的串行接口切换控制电路 | |
| CN103199617B (zh) | 二次回路图中虚回路与物理端口对应关系的表示方法 | |
| CN105471420A (zh) | 一种差分i2c总线通信接口电路 | |
| WO2014032395A1 (zh) | 一种抗干扰开关量传输电路 | |
| CN210222744U (zh) | 一种基于usb_otg模式下的主从设备切换装置及终端设备 | |
| CN106095708A (zh) | 二线制半双工一主多从多机通讯的电流环通讯方法与系统 | |
| CN105472782B (zh) | 一种无线通讯终端 | |
| CN206696843U (zh) | 一种usb转uart通讯模块 | |
| CN205142206U (zh) | 一种切换通信方向的电路 | |
| CN201892942U (zh) | 一种可以通用的串口适配器 | |
| CN102957415A (zh) | 一种电平转换的方法及系统 | |
| CN204965416U (zh) | Rs485总线串口装置 | |
| CN203149564U (zh) | 串口自动切换装置 | |
| CN203133832U (zh) | 抗干扰的通讯接口电路 | |
| CN208820756U (zh) | 一种rs485通信隔离电路 | |
| CN104639149B (zh) | 三模高速的电平向上转换电路 | |
| CN201018493Y (zh) | 窄带电力线通信通用透传装置 | |
| CN209070512U (zh) | 会议主机 | |
| CN103645689B (zh) | 一种基于差分信号的单总线传输装置 | |
| CN206977394U (zh) | 一种高压高速隔离输出电路 | |
| CN201450499U (zh) | 一种现场总线接入装置 | |
| CN207397479U (zh) | 改进的rs-485s收发电路 | |
| CN206077379U (zh) | 用于半双工通讯的中继电路及半双工通讯线路 | |
| CN2793803Y (zh) | 简易串口接口电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |