CN206388163U - 内存复位控制电路及电子设备 - Google Patents

Abstract

本实用新型公开了一种内存复位控制电路及电子设备，所述内存复位控制电路包括：主控芯片、开关控制电路、开关关闭电路和工作状态保持电路，其中：主控芯片的复位信号输出端与开关控制电路的信号输入端连接；主控芯片的复位使能信号输出端与开关控制电路的输入控制端连接；开关控制电路的信号输出端与内存芯片的复位管脚连接；开关关闭电路与开关控制电路的输入控制端连接；工作状态保持电路与内存芯片的复位管脚连接，在主控芯片关机或待机时，将内存芯片保持在正常工作状态。本申请能够使产品关机或待机时，内存芯片始终保持关机或待机前的内容。当产品恢复工作状态时，可以直接从内存芯片中读取工作数据，减少了开机启动或唤醒的时间。

Description

内存复位控制电路及电子设备

技术领域

本实用新型涉及电子电路技术，尤指一种内存复位控制电路及电子设备。

背景技术

随着电子技术的发展，消费者对个人电子消费产品的要求也随之提高。这种前提下，产品的冷启动时间、热启动时间的长短对于用户体验的影响也越来越大。

当前的电子消费产品，在产品关机或待机时，一般都是产品各芯片整体断电，当产品开机或从待机唤醒时，会重新加载程序。这样会导致用户感觉到开机或待机唤醒的时间比较长，体验相对较差。

实用新型内容

为了解决上述技术问题，本实用新型提供了一种内存复位控制电路及电子设备，能够在开机或唤醒时，直接从内存读取工作数据，实现快速开机或唤醒。

为了达到本实用新型目的，本实用新型提供了一种内存复位控制电路，包括：主控芯片、开关控制电路、开关关闭电路和工作状态保持电路，其中：

所述主控芯片的复位信号输出端与所述开关控制电路的信号输入端连接，所述主控芯片在正常工作时，通过复位信号控制内存芯片的复位；所述主控芯片的复位使能信号输出端与所述开关控制电路的输入控制端连接，通过复位使能信号控制所述开关控制电路的导通和关闭；

所述开关控制电路的信号输出端与内存芯片的复位管脚连接，在所述开关控制电路处于导通状态时，连通所述主控芯片的复位信号输出端与所述内存芯片的复位管脚；在所述开关控制电路处于关闭状态时，断开所述主控芯片的复位信号输出端与所述内存芯片的复位管脚；

所述开关关闭电路与所述开关控制电路的输入控制端连接，在所述主控芯片断电或待机时，将所述开关控制电路保持在关闭状态；

所述工作状态保持电路与所述内存芯片的复位管脚连接，在所述主控芯片断电或待机时，将所述内存芯片保持在正常工作状态。

本申请还提供了一种电子设备，包括：内存芯片以及如权利要求1～6任意之一所述的内存复位控制电路。

与现有技术相比，本实用新型包括：主控芯片、开关控制电路、开关关闭电路和工作状态保持电路，其中：主控芯片的复位信号输出端与开关控制电路的信号输入端连接，主控芯片在正常工作时，通过复位信号控制内存芯片的复位；主控芯片的复位使能信号输出端与开关控制电路的输入控制端连接，通过复位使能信号控制开关控制电路的导通和关闭；开关控制电路的信号输出端与内存芯片的复位管脚连接，在开关控制电路处于导通状态时，连通主控芯片的复位信号输出端与内存芯片的复位管脚；在开关控制电路处于关闭状态时，断开主控芯片的复位信号输出端与内存芯片的复位管脚；开关关闭电路与开关控制电路的输入控制端连接，在主控芯片关机或待机时，将开关控制电路保持在关闭状态；工作状态保持电路与内存芯片的复位管脚连接，在主控芯片关机或待机时，将内存芯片保持在正常工作状态。本申请能够使产品关机或待机时，内存芯片始终保持关机或待机前的内容。当产品恢复工作状态时，可以直接从内存芯片中读取工作数据，减少了开机启动或唤醒的时间，提高用户体验。

本实用新型的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本实用新型而了解。本实用新型的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。

附图说明

附图用来提供对本实用新型技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本实用新型的技术方案，并不构成对本实用新型技术方案的限制。

图1为本申请一实施例的内存复位控制电路的结构图。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚明白，下文中将结合附图对本实用新型的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。

在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行。并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。

现有技术中，电子产品关机或待机时，产品内部的各芯片均会断电或待机。对于内存芯片而言，在非工作状态下，内存芯片中的数据就会丢失。当电子产品开机或从待机唤醒时，就需要重新加载程序，这样就会导致用户感觉开机或待机唤醒的时间比较长，体验相对较差。

本申请中，考虑到在电子产品关机或待机时，在其他芯片都断电或待机的情况下，如果可以保持内存芯片的工作状态，内存芯片中就可以始终保存关机或待机前的数据。这样在开机或待机唤醒时，其他芯片就可以直接从内存芯片中读取所需的数据，而不必重新进行加载，从而明显加快开机或唤醒的速度，提高用户的体验。

本申请中设置主控芯片、开关控制电路、开关关闭电路和工作状态保持电路，将开关控制电路设置在主控芯片与内存芯片之间，由主控芯片控制开关控制电路的通断，并控制内存芯片的复位；在主控芯片断电或待机时，由工作状态保持电路将内存芯片始终保持在正常工作状态，避免内存芯片不工作导致数据清空，并由开关关闭电路将开关控制电路保持在关闭状态。本申请在电子产品关机或待机时，使内存芯片仍然正常工作，保存关机或待机前的内容，当开机或唤醒时，可直接从内存芯片读取关机前的内容，达到快速开机或唤醒的效果。

如图1所示，本申请的内存复位控制电路，包括：主控芯片、开关控制电路、开关关闭电路和工作状态保持电路，其中：

主控芯片的复位信号输出端与开关控制电路的信号输入端连接，主控芯片在正常工作时，通过复位信号控制内存芯片的复位；主控芯片的复位使能信号输出端与开关控制电路的输入控制端连接，通过复位使能信号控制开关控制电路的导通和关闭；

开关控制电路的信号输出端与内存芯片的复位管脚连接，在开关控制电路处于导通状态时，连通主控芯片的复位信号输出端与内存芯片的复位管脚；在开关控制电路处于关闭状态时，断开主控芯片的复位信号输出端与内存芯片的复位管脚；

开关关闭电路与开关控制电路的输入控制端连接，在主控芯片断电或待机时，将开关控制电路保持在关闭状态；

工作状态保持电路与内存芯片的复位管脚连接，在主控芯片断电或待机时，将内存芯片保持在正常工作状态。

主控芯片可使用支持内存控制的CPU，也可使用支持内存控制的逻辑芯片如FPGA。

主控芯片的复位信号输出端通过开关控制电路连接到内存芯片的复位管脚，主控芯片发送的复位信号用于直接控制内存芯片是否复位。主控芯片发送的复位信号是由主控芯片的内存控制模块发送的内存芯片复位控制信号。

主控芯片的复位使能信号输出端与开关控制电路的输入控制端连接，主控芯片发送的复位使能信号可以使用主控芯片的通用输入/输出管脚，用于控制开关控制电路是否导通。

开关控制电路由主控芯片发送的复位使能信号控制导通和关闭，在开关控制电路处于导通状态时，将主控芯片的复位信号输出端与内存芯片的复位管脚连通，使得主控芯片能够通过复位信号控制内存芯片的复位；在开关控制电路处于关闭状态时，断开主控芯片的复位信号输出端与内存芯片的复位管脚，终止主控芯片对内存芯片的复位控制。

在本申请的一可选实施例中，开关控制电路可以是包括：增强型NMOS场效应管Q1，该增强型NMOS场效应管Q1的源极S作为开关控制电路的信号输入端与主控芯片的复位信号输出端连接，该增强型NMOS场效应管Q1的漏极D作为开关控制电路的信号输出端与内存芯片的复位管脚连接，该增强型NMOS场效应管Q1的栅极G作为开关控制电路的输入控制端与主控芯片的复位使能信号输出端连接。

增强型NMOS场效应管Q1的栅极G与源极S的电压差等于主控芯片发送的复位使能信号高电平与复位信号高电平的电压差，当栅极G与源极S的电压差大于增强型NMOS场效应管Q1的Vgs(th)时，增强型NMOS场效应管Q1的漏极D端与源极S端导通，主控芯片的复位信号输出端与内存芯片的复位管脚连通。

由于NMOS场效应管Q1导通电压的限制，主控芯片发送的复位使能信号的高电平电压需要大于主控芯片发送的复位信号的高电平电压，且高出的电压值可以保证Q1的导通。一般情况下，由于主控芯片发送的复位使能信号使用主控芯片的通用输入/输出管脚，其高电平会高于主控芯片的内存控制模块发送的内存芯片复位控制信号的高电平，因此可以保证Q1的导通。

在主控芯片处于断电或待机的状态时，由于此时需要终止主控芯片对内存芯片的复位控制，因此需要确保开关控制电路处于关闭的状态。开关关闭电路连接到开关控制电路，在主控芯片断电或待机时，将开关控制电路保持在关闭状态。

在本申请的一可选实施例中，开关关闭电路可以包含第一电阻R1，第一电阻R1的一端与开关控制电路的输入控制端连接，另一端接地。当主控芯片处于断电或待机状态，主控芯片的复位使能信号为低电平，第一电阻R1可以将增强型NMOS场效应管Q1的栅极G拉低到确定的低电平状态，确保增强型NMOS场效应管Q1不会导通。

本申请中，为了加快开机和待机唤醒的速度，在主控芯片断电或待机时，仍然保持内存芯片处于正常工作状态，否则，不论主控芯片的复位信号是什么状态，内存芯片中的数据就会丢失，在开机或待机唤醒时，就需要重新加载数据，导致开机和待机唤醒的时间较长。

本申请中的工作状态保持电路与内存芯片的复位管脚连接，在主控芯片断电或待机时，始终将内存芯片控制在正常的工作状态。

在本申请的一可选实施例中，工作状态保持电路可以包括第二电阻R2，第二电阻R2的一端与内存芯片的复位管脚连接，另一端与内存电源连接。第二电阻R2用于在主控芯片处于断电或待机状态时，也就是增强型NMOS场效应管Q1的漏极D与源极S断开时，第二电阻R2可以将内存芯片的复位管脚拉高到高电平，从而保证内存芯片处于正常的工作状态。

值得说明的是，为了能够更加稳定的对内存芯片进行复位控制，还可以设置滤波电路，滤波电路的输入端连接到内存芯片的复位管脚，输出端接地，从而对主控芯片的复位信号进行滤波，滤除复位信号上可能出现的毛刺信号，避免内存芯片进入错误的状态。

可选的，滤波电路可以包括滤波电容C1，滤波电容C1的一端作为滤波电路输入端，与内存芯片的复位管脚连接；另一端作为滤波电路的输出端接地。

下面对本申请提供的内存复位控制电路的控制逻辑进行说明：

(1)主控芯片正常工作时，主控芯片发送的复位使能信号为高电平，其电压高于主控芯片发送的复位信号的高电平电压，因此，无论主控芯片发送的复位信号为何种电平，Q1的栅极G与源极S总存在电压差，导致Q1的漏极D与源极S导通。由于主控芯片的复位信号的驱动能力大于第二电阻的驱动能力，这样内存芯片的复位管脚电平与主控芯片发送的复位信号的电平一致，内存芯片是否复位由主控芯片控制。

(2)主控芯片由正常工作模式进入断电或待机状态时，主控芯片发送的复位使能信号为低电平，因此无论主控芯片发送的复位信号为何种电平，Q1的栅极G与源极S没有电压差或者有负电压差，Q1的漏极D与源极S断开。内存芯片的复位管脚不受主控芯片发送的复位信号影响，而是被第二电阻R2拉高到高电平，内存芯片保持工作状态。

(3)主控芯片从断电或待机状态恢复时，主控芯片发送的复位使能信号与主控芯片发送的复位信号同为高电平，Q1的漏极D与源极S导通。由于内存芯片处于工作状态，主控芯片可直接从内存芯片中读取工作数据，不需要重新加载。

本申请还提供了一种电子设备，该电子设备包括内存芯片和上述内存复位控制电路，其中，内存复位控制电路的具体结构请参考以上内容，此处不再赘述。

上述电子设备可以是任何设置有内存芯片的电子产品，如手机、相机、摄像机、笔记本电脑或Pad等设备。

虽然本实用新型所揭露的实施方式如上，但所述的内容仅为便于理解本实用新型而采用的实施方式，并非用以限定本实用新型。任何本实用新型所属领域内的技术人员，在不脱离本实用新型所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本实用新型的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (7)

1.一种内存复位控制电路，其特征在于，包括：主控芯片、开关控制电路、开关关闭电路和工作状态保持电路，其中：

所述主控芯片的复位信号输出端与所述开关控制电路的信号输入端连接，所述主控芯片在正常工作时，通过复位信号控制内存芯片的复位；所述主控芯片的复位使能信号输出端与所述开关控制电路的输入控制端连接，通过复位使能信号控制所述开关控制电路的导通和关闭；

所述开关控制电路的信号输出端与内存芯片的复位管脚连接，在所述开关控制电路处于导通状态时，连通所述主控芯片的复位信号输出端与所述内存芯片的复位管脚；在所述开关控制电路处于关闭状态时，断开所述主控芯片的复位信号输出端与所述内存芯片的复位管脚；

所述开关关闭电路与所述开关控制电路的输入控制端连接，在所述主控芯片断电或待机时，将所述开关控制电路保持在关闭状态；

所述工作状态保持电路与所述内存芯片的复位管脚连接，在所述主控芯片断电或待机时，将所述内存芯片保持在正常工作状态。

2.根据权利要求1所述的电路，其特征在于，所述开关控制电路包括：增强型NMOS场效应管，该增强型NMOS场效应管的源极作为所述开关控制电路的信号输入端，该增强型NMOS场效应管的漏极作为所述开关控制电路的信号输出端，该增强型NMOS场效应管的栅极作为所述开关控制电路的输入控制端。

3.根据权利要求1或2所述的电路，其特征在于，所述开关关闭电路包括第一电阻，所述第一电阻的一端与所述开关控制电路的输入控制端连接，另一端接地。

4.根据权利要求1或2所述的电路，其特征在于，所述工作状态保持电路包括第二电阻，所述第二电阻的一端与所述内存芯片的复位管脚连接，另一端与内存电源连接。

5.根据权利要求1或2所述的电路，其特征在于，所述电路还包括滤波电路，所述滤波电路的输入端与所述内存芯片的复位管脚连接，输出端接地，对主控芯片的复位信号进行滤波。

6.根据权利要求5所述的电路，其特征在于，所述滤波电路包括滤波电容，所述滤波电容的一端与所述内存芯片的复位管脚连接，另一端接地。

7.一种电子设备，其特征在于，包括：内存芯片以及如权利要求1～6任意之一所述的内存复位控制电路。