CN206387521U - 一种惠斯通全桥检测电路 - Google Patents

Abstract

本实用新型公开了一种惠斯通全桥检测电路，其包括有惠斯通全桥电路，所述检测电路包含N组惠斯通全桥电路；且所述N组惠斯通全桥电路共用同一路参考电源VS。由此，采用共享ADC的方式，将N组惠斯通全桥电路组合起来，能够大大减少了ADC芯片的使用数量，降低产品成本。

Description

一种惠斯通全桥检测电路

技术领域

本实用新型属于传感检测电路的技术领域，特别涉及一种具有惠斯通电桥的传感检测电路。

背景技术

惠斯通全桥电路是一种常见的传感器检测电路，广泛用于工业、医疗、消费电子等各个领域，检测信号影响电桥中的电阻阻值，通过检测电阻阻值的变化可以反应出检测信号的变化。

传统的惠斯通全桥电路如图1所示，包含4个应变电阻(R1～R4)，在a、b端接入恒定参考电压源VS，在c、d端输出差分信号(S+、S-)接入ADC采样接口。根据电阻分压原理，当4个应变电阻阻值发生改变时，差分信号也会随之发生变化，从而可以检测出使电阻发生变化的外部应力大小。

而当系统中接入多组全桥电路时，需要的ADC采样接口数量则以N x 2倍数方式增加，如图2所示。每个惠斯通全桥电路连接于一个ADC。

当这种电路检测方式应用在对信号检测精度要求不高、检测通道数量较多的系统中时，必然会提高产品成本，降低市场竞争力。

发明内容

基于此，因此本实用新型的首要目地是提供一种惠斯通全桥检测电路，该电路能够有效地减小ADC接口的数量，大大减少了ADC芯片的使用数量，为产品应用节省成本。

本实用新型的另一个目地在于提供一种惠斯通全桥检测电路，该电路结构简单，实现简便，成本低廉。

为实现上述目的，本实用新型的技术方案为：

一种惠斯通全桥检测电路，其包括有惠斯通全桥电路，其特征在于所述检测电路包含N组惠斯通全桥电路；且所述N组惠斯通全桥电路共用同一路参考电源VS。由此，采用共享ADC的方式，将N组惠斯通全桥电路组合起来，能够大大减少了ADC芯片的使用数量，降低产品成本。

进一步，所述N组惠斯通全桥电路中差分信号负极(S-)接入同一个ADC接口，差分信号正极(S+)分别接入ADC的不同接口；也就是说，差分信号正极(S+)并联接入ADC。

进一步，不同差分信号正极(S+)与公共差分信号负极(S-)构成各组惠斯通全桥电路的差分信号正负端，通过ADC芯片采样通道为S+、S-对该路差分信号进行ADC信号转换。

进一步，所述惠斯通全桥电路与主控芯片连接，主控芯片为10188SOC芯片，该SOC芯片包含8位RISC MCU、5路单端输入24-bits ADC、内置16MHz振荡器，其中5路单端输入ADC通道可将其中1路做成公共端，其余4路与公共端构成差分输入检测模式。

芯片通道AIN0作为公共引脚，接入N组惠斯通全桥电路差分负端(S-)，N组全桥应变电路差分正端(S1+～Sn+)分别接入芯片引脚AIN1、AIN2、……和AINn。

本实用新型所实现的惠斯通全桥检测电路通过差分信号负端共用的方式，将原ADC接口数量由N*2个变为N+1个，大大减少了ADC芯片的使用数量，为产品应用节省成本。

附图说明

图1是现有技术方式一所实施的电路图。

图2是现有技术方式二所实施的电路图。

图3是本实用新型所实施的电路图。

图4是本实用新型所实施的应用示意图。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

如图3所示，本实用新型所实现的惠斯通全桥检测电路，在该电路中可包含N组惠斯通全桥结构；其中，

各组惠斯通全桥结构中共用同一路参考电源VS。

各组惠斯通全桥结构中差分信号负极(S-)接入同一个ADC接口，差分信号正极(S+)分别接入ADC的不同接口。

不同差分信号正极(S+)与公共差分信号负极(S-)构成各组惠斯通全桥电路的差分信号正负端。

通过依次配重ADC芯片采样通道为S+、S-，对该路差分信号进行ADC信号转换，直至所有通道均转换完成。

图4为具体应用的电路图，惠斯通全桥电路与主控芯片连接，主控芯片采用芯海科技推出的10188SOC芯片，该SOC芯片包含8位RISC MCU、5路单端输入24-bits ADC、内置16MHz振荡器，其中5路单端输入ADC通道可将其中1路做成公共端，其余4路与公共端构成差分输入检测模式。

电路图中为4组惠斯通全桥检测电路，将芯片通道AIN0作为公共引脚，接入四组全桥应变电路差分负端(S-)，四组全桥应变电路差分正端(S1+～S4+)分别接入芯片引脚AIN1、AIN2、AIN3和AIN4。

由此，依次采集各组全桥电路的信号转换值：

1)配置10188采样寄存器，设置ADC采样差分通道为AIN1与AIN0，启动ADC转换功能，完成第1组应变电路信号采样转换。

2)配置10188采样寄存器，设置ADC采样差分通道为AIN2与AIN0，启动ADC转换功能，完成第2组应变电路信号采样转换。

3)配置10188采样寄存器，设置ADC采样差分通道为AIN3与AIN0，启动ADC转换功能，完成第3组应变电路信号采样转换。

4)配置10188采样寄存器，设置ADC采样差分通道为AIN4与AIN0，启动ADC转换功能，完成第4组应变电路信号采样转换。

本实用新型所实现的惠斯通全桥检测电路通过差分信号负端共用的方式，将原ADC接口数量由N*2个变为N+1个，大大减少了ADC芯片的使用数量，为产品应用节省成本。

该电路可应用在对检测精度要求不高、对成本要求低的应用场合。

以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。

Claims (5)

1.一种惠斯通全桥检测电路，其包括有惠斯通全桥电路，其特征在于所述检测电路包含N组惠斯通全桥电路；且所述N组惠斯通全桥电路共用同一路参考电源VS。

2.如权利要求1所述的惠斯通全桥检测电路，其特征在于所述N组惠斯通全桥电路中差分信号负极(S-)接入同一个ADC接口，差分信号正极(S+)并联接入ADC。

3.如权利要求2所述的惠斯通全桥检测电路，其特征在于不同差分信号正极(S+)与公共差分信号负极(S-)构成各组惠斯通全桥电路的差分信号正负端。

4.如权利要求3所述的惠斯通全桥检测电路，其特征在于所述惠斯通全桥电路与主控芯片连接，主控芯片为10188SOC芯片，该SOC芯片包含8位RISCMCU、5路单端输入24-bitsADC、内置16MHz振荡器，其中5路单端输入ADC通道可将其中1路做成公共端，其余4路与公共端构成差分输入检测模式。

5.如权利要求4所述的惠斯通全桥检测电路，其特征在于芯片通道AIN0作为公共引脚，接入N组惠斯通全桥电路差分负端(S-)，N组全桥应变电路差分正端(S1+～Sn+)分别接入芯片引脚AIN1、AIN2、……和AINn。