CN206322016U - 一种可编程电阻电路及板卡 - Google Patents

Abstract

本实用新型提供一种可编程电阻电路及板卡，该可编程电阻电路包括：通信接口、FPGA控制电路、光耦驱动电路、光耦阵列及电阻网络；其中，通信接口的一端与FPGA控制电路的一端相连；通信接口的另一端作为可编程电阻电路的信号端；FPGA控制电路的另一端与光耦驱动电路的输入端相连；光耦驱动电路的输出端与光耦阵列中各个光耦的发光二极管阳极一一对应相连；各个光耦的光探测器分别与电阻网络中的各个电阻一一对应并连；电阻网络的两端作为可编程电阻电路的电流输入端和电流输入端；通过光耦闭合，将相应的电阻旁路，实现电阻网络电阻值的改变；由于光耦具备寿命长和响应速度快的特点，因此能够满足软件算法模型毫秒级的数据更新速率。

Description

一种可编程电阻电路及板卡

技术领域

本实用新型涉及可编程电阻技术领域，特别涉及一种可编程电阻电路及板卡。

背景技术

随着车辆及航天器的快速发展，ECU(Electronic Control Unit，电控单元)的复杂程度快速增加，其控制算法与功能不断增强，因此，基于软件算法模型的HIL(hardware-in-the-loop，硬件回路)仿真测试设备正逐步满足更为复杂的测试需求，在国内外各大汽车厂商中逐渐流行。

目前，在机车车辆、航空航天领域所使用的温度传感器、压力传感器等，一般都采用电阻式传感器，传感器的电阻值是随着温度或压力的变化而变化的。与ECU相连接的温度传感器、压力传感器等，在ECU研发调试和测试阶段一般用不同阻值的电阻，来模拟传感器检测的温度、压力等物理量的变化。

由于使用不同阻值的固定电阻来模拟传感器，其可操作性差，且不能模拟物理量的变化率，因此，无法满足软件算法模型毫秒级的数据更新速率。

实用新型内容

本实用新型提供一种可编程电阻电路及板卡，以解决现有技术中无法满足软件算法模型毫秒级的数据更新速率的问题。

为实现上述目的，本申请提供的技术方案如下：

一种可编程电阻电路，包括：通信接口、FPGA控制电路、光耦驱动电路、光耦阵列及电阻网络；其中：

所述通信接口的一端与所述FPGA控制电路的一端相连；所述通信接口的另一端作为所述可编程电阻电路的信号端；

所述FPGA控制电路的另一端与所述光耦驱动电路的输入端相连；

所述光耦驱动电路的输出端与所述光耦阵列中各个光耦的发光二极管阳极一一对应相连；

各个所述光耦的光探测器分别与所述电阻网络中的各个电阻一一对应并连；

所述电阻网络的两端作为所述可编程电阻电路的电流输入端和电流输入端。

优选的，所述通信接口为基于PXIe规范的通信接口。

优选的，所述光耦驱动电路为移位寄存器阵列。

优选的，所述电阻网络包括：N个并联的电阻通道；N为正整数；

各个所述电阻通道包括M个串联的电阻；M为大于预设值的正整数；

所述光耦阵列包括N×M个光耦。

优选的，N为10，M为19。

优选的，各个所述电阻通道中的M个电阻按照8421编码方式排列电阻值。

优选的，还包括：电源与N个电流监测电路；其中：

N个所述电流监测电路分别与所述电源及所述FPGA控制电路相连；且N个所述电流监测电路分别与N个所述电阻通道一一对应相连。

优选的，所述电流监测电路包括：第一光耦、第二光耦、第一电阻、第二电阻、第三电阻及第四电阻；其中：

所述第一电阻与所述第一光耦的光耦探测器串联于相应的所述电阻通道中；

所述第一电阻的一端通过所述第二电阻与所述第二光耦的发光二极管阳极相连；

所述第一电阻的另一端与所述第二光耦的发光二极管阴极相连；

所述第二光耦的光耦探测器正极分别与所述第三电阻的一端及所述FPGA控制电路相连；

所述第三电阻的另一端与所述电源相连；

所述第一光耦的发光二极管阳极与所述电源相连；

所述第一光耦的发光二极管阴极通过所述第四电阻与所述FPGA控制电路相连。

一种可编程电阻板卡，集成设置有上述任一所述的可编程电阻电路。

本实用新型提供的所述可编程电阻电路，通过通信接口收发通信信号，由FPGA控制电路控制光耦驱动电路，实现对于光耦阵列中各个光耦的控制，当光耦中的光探测器闭合时，即可将电阻网络中相应的电阻旁路，实现对于该可编程电阻电路的电阻值的改变；也即以光耦实现对于电阻值的改变，由于光耦具备寿命长和响应速度快的特点，能够满足HIL设备中毫秒级的仿真周期，进而能够满足软件算法模型毫秒级的数据更新速率。

附图说明

为了更清楚地说明本实用新型实施例或现有技术内的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述内的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本实用新型实施例提供的可编程电阻电路的结构示意图；

图2是本实用新型另一实施例提供的可编程电阻电路的结构图；

图3是本实用新型另一实施例提供的可编程电阻电路的另一结构示意图；

图4是本实用新型另一实施例提供的可编程电阻电路的另一结构图。

具体实施方式

为使本实用新型的上述目的、特征和优点能够更加明显易懂，下面结合附图对本实用新型的具体实施方式做详细的说明。

本实用新型提供一种可编程电阻电路，以解决现有技术中无法满足软件算法模型毫秒级的数据更新速率的问题。

具体的，所述可编程电阻电路，参见图1，包括：通信接口101、FPGA(Field-Programmable Gate Array，现场可编程门阵列)控制电路102、光耦驱动电路103、光耦阵列104及电阻网络105；其中：

通信接口101的一端与FPGA控制电路102的一端相连；通信接口101的另一端作为所述可编程电阻电路的信号端；

FPGA控制电路102的另一端与光耦驱动电路103的输入端相连；

光耦驱动电路103的输出端与光耦阵列104中各个光耦的发光二极管阳极一一对应相连；

各个所述光耦的光探测器分别与电阻网络105中的各个电阻一一对应并连；

电阻网络105的两端作为所述可编程电阻电路的电流输入端和电流输入端。

具体的工作原理为：

图1是本实用新型可编程电阻电路的电路框图。

FPGA控制电路102，如Xilinx FPGA，用于完成通信协议解析、硬件驱动程序和逻辑操作等任务。FPGA控制电路102中的驱动程序，控制光耦驱动电路103，使光耦驱动电路103驱动光耦阵列104中各个光耦，控制各个光耦内光探测器的导通和关断，从而控制电阻网络105中各个电阻是否接入电阻网络105的两端内，实现对于该可编程电阻电路的电阻值的改变。

现有技术在HIL设备中，还存在通过软件模型控制模拟传感器的电阻值的方案，具体通过使模拟传感器接入到ECU中，执行半实物的仿真测试，即能够满足ECU在温度传感器或压力传感器在全范围输出内的、不同变化率的自动化测试目的，并且能够模拟传感器失效状态，大大提高了测试效率和覆盖率，为ECU测试的可靠性提供了有力的工具。

但是，现有技术中一般使用软件模型控制继电器开关切换，以输出不同的电阻值，虽然能实现自动化测试的需求，但由于继电器本身存在机械老化、触点氧化，开关寿命不长、开关噪声大、有火花拉弧、响应速度不快等缺点，降低了ECU测试的可靠性。

本实施例提供的所述可编程电阻电路，通过上述原理，以光耦实现对于所述可编程电阻电路的电阻值的改变，由于光耦具备寿命长和响应速度快的特点，能够满足HIL设备中毫秒级的仿真周期，进而能够满足软件算法模型毫秒级的数据更新速率。另外，以光耦代替现有技术中的继电器，还能够避免现有技术中ECU测试可靠性低的问题，达到温度传感器、压力传感器模拟的目的。

优选的，通信接口101为基于PXIe规范的通信接口。

所述可编程电阻电路基于PXIe规范，通过PXIe串行总线与计算机进行通信。

基于PXIe的规范，使得所述可编程电阻电路应用方便；当然，在具体的实际应用中，并不一定限定于此，还可以视其具体应用环境而定，均在本申请的保护范围内。

另外，值得说的是，本实施例提供的所述可编程电阻电路，并不仅限应用于机车车辆、航空航天领域的ECU测试，还可以在其他领域内模拟各种电阻式传感器，或者应用于需要多阻值输出的各种电阻电路中；均在本申请的保护范围内。

本实用新型另一实施例提供了一种具体的可编程电阻电路，参见图1，包括：通信接口101、FPGA控制电路102、光耦驱动电路103、光耦阵列104及电阻网络105；其中：

通信接口101的一端与FPGA控制电路102的一端相连；通信接口101的另一端作为所述可编程电阻电路的信号端；

FPGA控制电路102的另一端与光耦驱动电路103的输入端相连；

光耦驱动电路103的输出端与光耦阵列104中各个光耦的发光二极管阳极一一对应相连；

各个所述光耦的光探测器分别与电阻网络105中的各个电阻一一对应并连；

电阻网络105的两端，参见图2中的RES+与RES-，作为所述可编程电阻电路的电流输入端和电流输入端。

优选的，通信接口101为基于PXIe规范的通信接口。

优选的，光耦驱动电路103为移位寄存器阵列。

图2是可编程电阻电路的结构图；其中光耦驱动电路103由移位寄存器阵列组成，该移位寄存器阵列使得FPGA控制电路102可以通过较少的IO接口，控制更多的光耦。

优选的，电阻网络105包括：N个并联的电阻通道；N为正整数；图2中以1个电阻通道为例进行展示；

各个所述电阻通道包括M个串联的电阻；M为大于预设值的正整数；所述预设值此处不做具体限定，可以根据想要得到的分辨率和阻值范围，视其具体的应用环境而定，均在本申请的保护范围内。

光耦阵列104包括N×M个光耦。

在具体的实际应用中，N和M可以根据具体的应用环境进行设置，比如，N可以为10，M可以为19；但是并不一定限定于此，N和M根据具体实际情况进行设置的方案，均在本申请的保护范围内，此处不再一一赘述。

优选的，各个所述电阻通道中的M个电阻，按照8421编码方式排列电阻值。

此时，所述可编程电阻电路中，每个电阻通道由19个电阻构成，并通过19个光耦分别进行接入或旁路的控制，其电阻值的排列按8421编码方式，表1给出了19个电阻值的示例，每个所述可编程电阻电路中设有10个所述电阻通道。

表1可编程电阻电路中一个电阻通道的电阻值

具体的工作原理为：

由表1中编号为1～19的电阻串联构成一个电阻通道，其中每个电阻都并联一个光耦的光探测器。

将FPGA控制电路102通过通信接口101接收到的电信号，及电阻控制信号，送到19个光耦的输入端，即发光二极管的阳极，各个发光二极管的阴极接地，控制各个光耦中光探测器的导通与关断，进而能够实现步进为1欧姆，最高阻值为524k欧姆的可编程电阻。

图2中的电阻R1、R2和R3分别是表1中电阻编号为1到3的电阻，其中每个电阻并联一个光耦，参见图2中的OC1、OC2和OC3；图2中其他光耦及该电阻通道内的其他电阻均未展示。

具体的，光耦可以采用型号为AQY212GSZ的光耦；此处不做具体限定，仅为一种示例，可以根据其具体实际应用环境进行选择，均在本申请的保护范围内。

当光耦的发光二极管阳极输入高电平时，其光探测器导通，与之并联的电阻被旁路；当光耦的发光二极管阳极输入低电平时，其光探测器关断，与之并联的电阻接入相应的电阻通道中。

本实施例在上述实施例的基础之上，具体提供了一种具有步进1欧姆的分辨力、阻值范围为20欧姆到524K欧姆的可编程电阻电路，其他原理与上述实施例相同，此处不再一一赘述。

本实用新型另一实施例提供了一种具体的可编程电阻电路，参见图1，包括：通信接口101、FPGA控制电路102、光耦驱动电路103、光耦阵列104及电阻网络105；其中：

通信接口101的一端与FPGA控制电路102的一端相连；通信接口101的另一端作为所述可编程电阻电路的信号端；

FPGA控制电路102的另一端与光耦驱动电路103的输入端相连；

光耦驱动电路103的输出端与光耦阵列104中各个光耦的发光二极管阳极一一对应相连；

各个所述光耦的光探测器分别与电阻网络105中的各个电阻一一对应并连；

电阻网络105的两端，参见图2中的RES+与RES-，作为所述可编程电阻电路的电流输入端和电流输入端。

优选的，通信接口101为基于PXIe规范的通信接口。

优选的，光耦驱动电路103为移位寄存器阵列。

优选的，电阻网络105包括：N个并联的电阻通道；N为正整数；图2中以1个电阻通道为例进行展示；

各个所述电阻通道包括M个串联的电阻；M为大于预设值的正整数；

光耦阵列104包括N×M个光耦。

优选的，N为10，M为19。

优选的，各个所述电阻通道中的M个电阻，按照8421编码方式排列电阻值。

另外，在上述实施例的基础之上，参见图3，所述可编程电阻电路还包括：电源106与N个电流监测电路107；其中：

N个电流监测电路107分别与电源106及FPGA控制电路102相连；且N个电流监测电路107分别与N个所述电阻通道一一对应相连。

电流监测电路107能够实时监测所述电阻通道中的电流是否超过限定值，当电流超过一定值时，电阻通道自动断开，从而起到保护所述可编程电阻电路的目的。

具体的，电源106可以为3.3V/12V的电源。

参见图4，电流监测电路107包括：

第一光耦OC4、第二光耦OC5、第一电阻Rd、第二电阻Rs、第三电阻Rc及第四电阻Re；其中：

第一电阻Rd与第一光耦OC4的光耦探测器串联于相应的所述电阻通道中；

第一电阻Rd的一端通过第二电阻Rs与第二光耦OC5的发光二极管阳极相连；

第一电阻Rd的另一端与第二光耦OC5的发光二极管阴极相连；

第二光耦OC5的光耦探测器正极分别与第三电阻Rc的一端及FPGA控制电路102相连；

第三电阻Rc的另一端与电源VCC相连；

第一光耦OC4的发光二极管阳极与电源VCC相连；

第一光耦OC4的发光二极管阴极通过第四电阻Re与FPGA控制电路102相连。

具体的工作原理为：

电流监测电路107中，第二电阻Rs是第二光耦OC5芯片中发光二极管的限流电阻；当电阻通道中的电流超过规定值时，如超过100mA，也可以根据具体情况进行设定，此处不做具体限定，第一电阻Rd两端的电压VRd控制第二光耦OC5中的光探测器导通，第二光耦OC5的光探测器正极，即光敏三极管的集电极电流将FPGA_IN点拉到低电平，并输入到FPGA控制电路102中。然后由FPGA控制电路102的内部逻辑电路将FPGA_OUT点置为高电平，从而控制与RES-相连的第一光耦OC4的光探测器关断，实现对于所述可编程电阻电路的保护功能。

在具体的实际应用中，还可以通过FPGA控制电路102的内部逻辑电路，根据不同的过载情况，控制各个光耦的导通与关断：

过载时，第一光耦OC4关断，关断后FPGA_IN点电位被拉到高电平，第一光耦OC4再次导通；第一光耦OC4闭合后，若不再过载，则第一光耦OC4保持导通状态；若仍过载，第一光耦OC4第二次关断；若第一光耦OC4连续三次断开，则表明所述可编程电阻电路处于连续过载的情况，此时FPGA控制电路102的内部逻辑电路将设置第一光耦OC4为关断状态，直到输入复位信号时才能再次导通。

本实施例在上述实施例的基础之上，另外提供了一种对于所述可编程电阻电路进行保护的电路，能够实时监测所述可编程电阻电路中的电流情况，避免过流或者过载，进一步提高所述可编程电阻电路在RCU具体测试过程中的可靠性。

本实用新型另一实施例还提供了一种可编程电阻板卡，集成设置有可编程电阻电路。

具体的，所述可编程电阻电路，参见图1，包括：通信接口101、FPGA控制电路102、光耦驱动电路103、光耦阵列104及电阻网络105；其中：

通信接口101的一端与FPGA控制电路102的一端相连；通信接口101的另一端作为所述可编程电阻电路的信号端；

FPGA控制电路102的另一端与光耦驱动电路103的输入端相连；

光耦驱动电路103的输出端与光耦阵列104中各个光耦的发光二极管阳极一一对应相连；

各个所述光耦的光探测器分别与电阻网络105中的各个电阻一一对应并连；

电阻网络105的两端，参见图2中的RES+与RES-，作为所述可编程电阻电路的电流输入端和电流输入端。

优选的，通信接口101为基于PXIe规范的通信接口。

优选的，光耦驱动电路103为移位寄存器阵列。

优选的，参见图2，电阻网络105包括：N个并联的电阻通道；N为正整数；图2中以1个电阻通道为例进行展示；

各个所述电阻通道包括M个串联的电阻；M为大于预设值的正整数；

光耦阵列104包括N×M个光耦。

优选的，N为10，M为19。

优选的，各个所述电阻通道中的M个电阻，按照8421编码方式排列电阻值。

优选的，参见图3，所述可编程电阻电路还包括：电源106与N个电流监测电路107；其中：

N个电流监测电路107分别与电源106及FPGA控制电路102相连；且N个电流监测电路107分别与N个所述电阻通道一一对应相连。

具体的，参见图4，电流监测电路107包括：

第一光耦OC4、第二光耦OC5、第一电阻Rd、第二电阻Rs、第三电阻Rc及第四电阻Re；其中：

第一电阻Rd与第一光耦OC4的光耦探测器串联于相应的所述电阻通道中；

第一电阻Rd的一端通过第二电阻Rs与第二光耦OC5的发光二极管阳极相连；

第一电阻Rd的另一端与第二光耦OC5的发光二极管阴极相连；

第二光耦OC5的光耦探测器正极分别与第三电阻Rc的一端及FPGA控制电路102相连；

第三电阻Rc的另一端与电源VCC相连；

第一光耦OC4的发光二极管阳极与电源VCC相连；

第一光耦OC4的发光二极管阴极通过第四电阻Re与FPGA控制电路102相连。

具体的工作原理与上述实施例相同，此处不再一一赘述。

本实用新型中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

以上所述，仅是本实用新型的较佳实施例而已，并非对本实用新型作任何形式上的限制。虽然本实用新型已以较佳实施例揭露如上，然而并非用以限定本实用新型。任何熟悉本领域的技术人员，在不脱离本实用新型技术方案范围情况下，都可利用上述揭示的方法和技术内容对本实用新型技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本实用新型技术方案的内容，依据本实用新型的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本实用新型技术方案保护的范围内。

Claims (9)

1.一种可编程电阻电路，其特征在于，包括：通信接口、FPGA控制电路、光耦驱动电路、光耦阵列及电阻网络；其中：

所述通信接口的一端与所述FPGA控制电路的一端相连；所述通信接口的另一端作为所述可编程电阻电路的信号端；

所述FPGA控制电路的另一端与所述光耦驱动电路的输入端相连；

所述光耦驱动电路的输出端与所述光耦阵列中各个光耦的发光二极管阳极一一对应相连；

各个所述光耦的光探测器分别与所述电阻网络中的各个电阻一一对应并连；

所述电阻网络的两端作为所述可编程电阻电路的电流输入端和电流输入端。

2.根据权利要求1所述的可编程电阻电路，其特征在于，所述通信接口为基于PXIe规范的通信接口。

3.根据权利要求1所述的可编程电阻电路，其特征在于，所述光耦驱动电路为移位寄存器阵列。

4.根据权利要求1所述的可编程电阻电路，其特征在于，所述电阻网络包括：N个并联的电阻通道；N为正整数；

各个所述电阻通道包括M个串联的电阻；M为大于预设值的正整数；

所述光耦阵列包括N×M个光耦。

5.根据权利要求4所述的可编程电阻电路，其特征在于，N为10，M为19。

6.根据权利要求4所述的可编程电阻电路，其特征在于，各个所述电阻通道中的M个电阻按照8421编码方式排列电阻值。

7.根据权利要求4至6任一所述的可编程电阻电路，其特征在于，还包括：电源与N个电流监测电路；其中：

N个所述电流监测电路分别与所述电源及所述FPGA控制电路相连；且N个所述电流监测电路分别与N个所述电阻通道一一对应相连。

8.根据权利要求7所述的可编程电阻电路，其特征在于，所述电流监测电路包括：第一光耦、第二光耦、第一电阻、第二电阻、第三电阻及第四电阻；其中：

所述第一电阻与所述第一光耦的光耦探测器串联于相应的所述电阻通道中；

所述第一电阻的一端通过所述第二电阻与所述第二光耦的发光二极管阳极相连；

所述第一电阻的另一端与所述第二光耦的发光二极管阴极相连；

所述第二光耦的光耦探测器正极分别与所述第三电阻的一端及所述FPGA控制电路相连；

所述第三电阻的另一端与所述电源相连；

所述第一光耦的发光二极管阳极与所述电源相连；

所述第一光耦的发光二极管阴极通过所述第四电阻与所述FPGA控制电路相连。

9.一种可编程电阻板卡，其特征在于，集成设置有权利要求1至8任一所述的可编程电阻电路。