CN206249141U - 低杂散dds源 - Google Patents

Abstract

本实用新型公开了一种低杂散DDS源，其包括多通道DDS源、控制字输出模块、频谱检测模块、合路器和耦合器；并且控制字输出模块与多通道DDS源连接，输出主信号控制字至多通道DDS源，频谱检测模块检测通过耦合器后主信号的频谱信息，控制字输出模块根据所该频谱信息并根据各个杂散信号的频谱信息，分别输出与每个杂散信号相对应的对消信号控制字至多通道DDS源；多通道DDS源根据对消信号控制字，生成与杂散信号相对应的对消信号并输出给合路器，耦合器将合路器输出的信号与多通道DDS源输出的主信号耦合，从而减小主信号中的杂散信号。因此，本实用新型的低杂散DDS源只需要增加一个合路器和耦合器，不仅不会增加太多的电路复杂度和电路面积，还能降低成本。

Description

低杂散DDS源

技术领域

本实用新型涉及数字信号处理技术领域，特别涉及一种低杂散DDS源。

背景技术

随着电子设备的发展，电子系统对频率源提出了越来越高的要求，特别是对相位噪声、跳频速度、杂散和小步进等关键指标的要求越来越高。

目前在实现低相噪、快跳频和小步进方面，普遍采用直接数字频率合成技术。直接数字频率合成器(简称DDS)的工作原理如图1所示，DDS一般由四部分组成：相位累加器(PA)、相位-幅度转换表(ROM)、数字-模拟转换器(DAC)以及低通滤波器(LPF)。在参考时钟CLK的控制下，相位累加器对频率控制字CWF进行线性累加，得到的相位序列φ(n)，作为取样地址码去寻址ROM，周期性地读取ROM中的数据，得到一系列离散的幅度编码。该幅度编码经数/模转换器DAC变换后得到模拟的阶梯电压，再经低通滤波器LPF平滑后即得到所需的正弦信号。

理论上来说理想的DDS是指满足下列三个条件的DDS：(1)无相位截断，相位累加器所有的输出位都用于ROM寻址，即没有舍位操作；(2)ROM存储正弦值的模拟值，不存在幅度量化误差，即W＝∞；(3)DAC和LPF完全理想，不产生非线性。

但是DDS在其实际输出的信号中将携带丰富的杂散信号，而杂散信号产生的来源主要是：(1)在实际的DDS应用中，为了取得极高的频率分辨率，常将相位累加的位数L取得很大，实际应用中常取L＝32或48。如这L位都用于寻址，寻址空间将为2^32或2^48。由于体积和成本的限制，波形存储器ROM的容量有限，为了压缩ROM的容量，常采用L位相加累加器的高W位来寻址ROM中的数据,并舍去低的B＝L-W位。由此导致相位信息损失而造成的误差称为相位截断误差(相位舍位误差)。(2)由于ROM存储的是正弦值的量化值而非模拟值，而ROM数据线位数D是有限的，DDS中存储的波形样点值，是用有限位二进制数来表示的。因而相位幅值量化过程将产生量化误差。幅度量化噪声又称作背景噪声，它的幅度通常远小于相位截断误差和DAC非线性引入的误差。(3)由于DAC的非理想特性，在DDS的输出频谱中，除主频外，还会出现杂散分量。这些杂散分量的幅度取决于取样函数的包络。在DAC的输出端引入杂散分量。

在改善DDS输出频谱纯度方面，主要采取的方法是一方面是降低由相位量化和幅度量化造成的误差信号的周期性及其与信号的相关性，另一方面是采用数据压缩技术来等效提高ROM的存储容量。

在降低DDS的输出杂散方面，主要采用频率搬移加分频的方法，但是分频的同时也降低了DDS的输出频率带宽。因此，如果需要获得原来的DDS输出带宽，就需要更多的电路。同时，混频本身也会产生额外的杂散信号，必须仔细规划混频方案以及加入必要的滤波器。

实用新型内容

本实用新型的目的在于：克服现有技术中采用频率搬移加分频的方法，由于分频降低了DDS的输出频率带宽，需要更多的电路才能获得原来的DDS输出带宽，同时混频本身也会产生额外的杂散信号，需要加入必要的滤波器，造成电路体积急剧增加。

为了实现上述实用新型目的，本实用新型提供一种低杂散DDS源，其包括多通道DDS源、控制字输出模块、频谱检测模块、合路器和耦合器；其中，

所述多通道DDS源的一个输出通道与所述耦合器连接，其余的至少两个输出通道通过所述合路器与所述耦合器连接；所述控制字输出模块与所述多通道DDS源连接，并输出主信号控制字至所述多通道DDS源，使所述多通道DDS源从与所述耦合器连接的输出通道输出一定频率的主信号；

所述频谱检测模块检测通过所述耦合器后主信号的频谱信息，所述控制字输出模块根据所述频谱检测模块检测的频谱信息，获取主信号中各个杂散信号的频谱信息，并根据各个杂散信号的频谱信息，分别输出与每个杂散信号相对应的对消信号控制字至所述多通道DDS源；

所述多通道DDS源根据每个对消信号控制字，分别生成与对应杂散信号频率和幅度相等而相位相反的对消信号，并分别通过相应的输出通道输出给所述合路器，所述合路器将输入的对消信号合为一路信号输出给所述耦合器，所述耦合器将所述合路器输出的信号与所述多通道DDS源输出的主信号耦合，以减小主信号中的杂散信号。

基于同一实用新型构思，本实用新型还提供另一种低杂散DDS源，其包括至少三个DDS源、控制字输出模块、频谱检测模块、合路器和耦合器；并且每个DDS源分别与所述控制字输出模块连接，其中一个DDS源与所述耦合器连接，其余的DDS源通过所述合路器与所述耦合器连接；

所述控制字输出模块输出主信号控制字至与所述耦合器连接的DDS源，使其输出一定频率的主信号；所述频谱检测模块检测通过所述耦合器后主信号的频谱信息，所述控制字输出模块根据所述频谱检测模块检测的频谱信息，获取主信号中各个杂散信号的频谱信息，并根据各个杂散信号的频谱信息，同步输出与杂散信号相对应的对消信号控制字至与所述合路器连接的DDS源；

每个DDS源根据其收到的对消信号控制字，生成与对应杂散信号频率和幅度相等而相位相反的对消信号，并输出给所述合路器，所述合路器将输入的对消信号合为一路信号输出给所述耦合器，所述耦合器将所述合路器输出的信号与主信号耦合，以减小主信号中的杂散信号。

根据一种具体的实施方式，本实用新型低杂散DDS源中，所述耦合器的输出端连接有滤波器，用于滤除其余的杂散信号。

与现有技术相比，本实用新型的有益效果

本实用新型的低杂散DDS源，根据主信号中各个杂散信号的频谱信息，生成与杂散信号相对应的对消信号，由于对消信号与杂散信号的频率和幅度相等而相位相反，将对消信号与主信号中的各个杂散信号进行对消，从而提高DDS输出杂散的性能，而且本实用新型的低杂散DDS源只需要增加一个合路器和耦合器，不仅不会增加太多的电路复杂度和电路面积，还能降低成本。

附图说明：

图1是DDS源的工作原理示意图；

图2是本实用新型低杂散DDS源的结构示意图；

图3是基于图2的低杂散DDS源的一种实施例的示意图；

图4是本实用新型低杂散DDS源的另一种结构示意图；

图5是本实用新型未经处理的DDS源输出的主信号频谱图。

具体实施方式

下面结合具体实施方式对本实用新型作进一步的详细描述。但不应将此理解为本实用新型上述主题的范围仅限于以下的实施例，凡基于本实用新型内容所实现的技术均属于本实用新型的范围。

如图2所示的本实用新型低杂散DDS源的结构示意图；其中，本实用新型低杂散DDS源包括多通道DDS源、控制字输出模块、频谱检测模块、合路器和耦合器。

其中，多通道DDS源的一个输出通道与耦合器连接，其余的至少两个输出通道通过合路器与耦合器连接。控制字输出模块与多通道DDS源连接，并输出主信号控制字至多通道DDS源，使多通道DDS源从与耦合器连接的输出通道输出一定频率的主信号。

频谱检测模块检测通过耦合器后主信号的频谱信息，控制字输出模块根据频谱检测模块检测的频谱信息，获取主信号中各个杂散信号的频谱信息，并根据各个杂散信号的频谱信息，分别输出与每个杂散信号相对应的对消信号控制字至多通道DDS源。

多通道DDS源根据每个对消信号控制字，分别生成与对应杂散信号频率和幅度相等而相位相反的对消信号，并分别通过相应的输出通道输出给合路器，合路器将输入的对消信号合为一路信号输出给耦合器，耦合器将合路器输出的信号与多通道DDS源输出的主信号耦合，以减小主信号中的杂散信号。

结合图3所示的在一个实施例中，多通道DDS源U1采用多通道DDS集成芯片AD9959，其具有4个独立的输出通道A、B、C和D，其最高时钟频率为500MHz，可以获得低于250MHz的任意信号，而且4个通道都可以输出独立的具有幅度和相位可调的任意频率信号。

多通道DDS源U1的通道A与耦合器U3的一个耦合端连接，多通道DDS源U1的通道B、C、D分别连接至合路器U2的输入端，并且合路器U2的输出端与耦合器U3的另一个耦合端连接。同时，耦合器U3的RF OUT信号输入频谱检测模块，本实施例中，频谱检测模块为频谱仪。

在实施时，多通道DDS源U1设置一个通道需要为4个寄存器置数，每个寄存器需要32个时钟周期，每个时钟周期最小为5nS。因此一个通道的置数时间为5*32*4＝640nS。由于现有DDS架构是通道串行置数方法，为4个通道置数将需要2560nS，虽然增加了跳频的时间，但是获得的杂散性能、电路的简洁性等其他优点是非常显著的。

相应地，用于如图2中所示的低杂散DDS源的降低杂散的方法，其包括以下步骤，

S1：将主信号控制字输入至多通道DDS源，使多通道DDS源输出一定频率的主信号。

S2：根据主信号的频谱信息，获取主信号中各个杂散信号的频谱信息，并根据各个杂散信号的频谱信息，分别输出与每个杂散信号相对应的对消信号控制字至多通道DDS源。

S3：根据每个对消信号控制字，多通道DDS元分别生成与对应杂散信号频率和幅度相等而相位相反的对消信号。

S4：将多通道DDS源生成的对消信号合为一路信号后，与多通道DDS源输出的主信号耦合，以减小主信号中的杂散信号。

S5：判断耦合后主信号中各个杂散信号的幅度是否均不超过设定值，若均不超过，则将主信号控制字与各个对消信号控制字关联保存，否则，调整幅度超过设定值的杂散信号所对应的对消信号控制字，直至耦合后主信号中各个杂散信号的幅度均不超过设定值。

基于同一实用新型构思，本实用新型还提供另一种低杂散DDS源，其包括至少三个DDS源、控制字输出模块、频谱检测模块、合路器和耦合器；并且每个DDS源分别与控制字输出模块连接，其中一个DDS源与耦合器连接，其余的DDS源通过合路器与耦合器连接。

控制字输出模块输出主信号控制字至与耦合器连接的DDS源，使其输出一定频率的主信号。频谱检测模块检测通过耦合器后主信号的频谱信息。控制字输出模块根据频谱检测模块检测的频谱信息，获取主信号中各个杂散信号的频谱信息，并根据各个杂散信号的频谱信息，同步输出与杂散信号相对应的对消信号控制字至与合路器连接的DDS源。

每个DDS源根据其收到的对消信号控制字，生成与对应杂散信号频率和幅度相等而相位相反的对消信号，并输出给合路器，合路器将输入的对消信号合为一路信号输出给耦合器，耦合器将合路器输出的信号与主信号耦合，以减小主信号中的杂散信号。

结合图4所示的本实用新型低杂散DDS源的另一种结构示意图；其包括DDS源1、DDS源2、DDS源3和DDS源4，DDS源1与耦合器直接连接，DDS源2、DDS源3和DDS源4分别与合路器连接，控制字输出模块分别与DDS源1、DDS源2、DDS源3和DDS源4。其中，DDS源1根据控制字输出模块输出的主信号控制字生成一定频率的主信号，然后控制字输出模块根据主信号中的杂散信号，生成相应的对消信号控制字，并且同步输出给DDS源2、DDS源3和DDS源4，实现并行置数，从而避免额外增加跳频时间。

相应地，用于如图4所示的低杂散DDS源降低杂散的方法，其包括以下步骤，

S1：将主信号控制字输入至一个DDS源，使其输出一定频率的主信号；

S2：根据主信号的频谱信息，获取主信号中各个杂散信号的频谱信息，并根据各个杂散信号的频谱信息，同步输出与杂散信号相对应的对消信号控制字至相应的DDS源，使相应的DDS源根据其接收的对消信号控制字，生成与对应杂散信号频率和幅度相等而相位相反的对消信号。

S3：将DDS源生成的对消信号合为一路信号后，与主信号耦合，以减小主信号中的杂散信号。

S4：判断耦合后主信号中各个杂散信号的幅度是否均不超过设定值，若均不超过，则将主信号控制字与各个对消信号控制字关联保存，否则，调整幅度超过设定值的杂散信号所对应的对消信号控制字，直至耦合后主信号中各个杂散信号的幅度均不超过设定值。

在一个实施例中，用于本实用新型低杂散DDS源降低杂散的方法中，在调整对消信号控制字的过程中，还根据各个杂散信号与主信号频率的差值，并按照频率差值由小至大的顺序，依次调整与杂散信号相对应的对消信号控制字，直至耦合后主信号中各个杂散信号的幅度均不超过设定值。

结合图5所示的本实用新型未经处理的DDS源输出的主信号频谱图；从图5中可以得出，基于DDS源的最终杂散就很大程度上取决于杂散信号的幅度，而且一般近端杂散只有2～3个。其中，杂散信号1、杂散信号2和杂散信号3距离主信号的主频较近，为近端杂散，其幅度大于为-65dBc，而杂散信号4距离主信号的主频较远，为远端杂散，在实施时，通过在耦合器的输出端连接滤波器，用于滤除如杂散信号4这样的远端杂散。

只要去除杂散信号1、杂散信号2和杂散信号3，那么主信号中的杂散幅度就会在-75dBc左右，相当于提高了10dBc的性能。

因此，根据获取的杂散信号1、杂散信号2和杂散信号3的频率、幅度及相位，由控制字生成单元生成与杂散信号1、杂散信号2和杂散信号3一一对应的第一对消信号控制字，第二对消信号控制字和第三对消信号控制字。

然后无论是采用多通道DDS源还是采用三个独立的DDS源，根据第一对消信号控制字，第二对消信号控制字和第三对消信号控制字，相应地输出对消信号1，对消信号2和对消信号3。而且对消信号1，对消信号2和对消信号3与杂散信号1、杂散信号2和杂散信号3的频率和幅度相等，相位相反。

因此，对消信号1，对消信号2和对消信号3经合路器合为一路信号经耦合器主信号耦合，使对消信号1，对消信号2和对消信号3与杂散信号1、杂散信号2和杂散信号3相抵消，从而降低杂散信号的幅度。

上面结合附图对本实用新型的具体实施方式进行了详细说明，但本实用新型并不限制于上述实施方式，在不脱离本申请的权利要求的精神和范围情况下，本领域的技术人员可以作出各种修改或改型。

Claims (4)

1.一种低杂散DDS源，其特征在于，包括多通道DDS源、控制字输出模块、频谱检测模块、合路器和耦合器；其中，

所述多通道DDS源的一个输出通道与所述耦合器连接，其余的至少两个输出通道通过所述合路器与所述耦合器连接；所述控制字输出模块与所述多通道DDS源连接，并输出主信号控制字至所述多通道DDS源，使所述多通道DDS源从与所述耦合器连接的输出通道输出一定频率的主信号；

所述频谱检测模块检测通过所述耦合器后主信号的频谱信息，所述控制字输出模块根据所述频谱检测模块检测的频谱信息，获取主信号中各个杂散信号的频谱信息，并根据各个杂散信号的频谱信息，分别输出与每个杂散信号相对应的对消信号控制字至所述多通道DDS源；

所述多通道DDS源根据每个对消信号控制字，分别生成与对应杂散信号频率和幅度相等而相位相反的对消信号，并分别通过相应的输出通道输出给所述合路器，所述合路器将输入的对消信号合为一路信号输出给所述耦合器，所述耦合器将所述合路器输出的信号与所述多通道DDS源输出的主信号耦合，以减小主信号中的杂散信号。

2.如权利要求1所述的低杂散DDS源，其特征在于，所述耦合器的输出端连接有滤波器，用于滤除其余的杂散信号。

3.一种低杂散DDS源，其特征在于，包括至少三个DDS源、控制字输出模块、频谱检测模块、合路器和耦合器；并且每个DDS源分别与所述控制字输出模块连接，其中一个DDS源与所述耦合器连接，其余的DDS源通过所述合路器与所述耦合器连接；

所述控制字输出模块输出主信号控制字至与所述耦合器连接的DDS源，使其输出一定频率的主信号；所述频谱检测模块检测通过所述耦合器后主信号 的频谱信息，所述控制字输出模块根据所述频谱检测模块检测的频谱信息，获取主信号中各个杂散信号的频谱信息，并根据各个杂散信号的频谱信息，同步输出与杂散信号相对应的对消信号控制字至与所述合路器连接的DDS源；

每个DDS源根据其收到的对消信号控制字，生成与对应杂散信号频率和幅度相等而相位相反的对消信号，并输出给所述合路器，所述合路器将输入的对消信号合为一路信号输出给所述耦合器，所述耦合器将所述合路器输出的信号与主信号耦合，以减小主信号中的杂散信号。

4.如权利要求3所述的低杂散DDS源，其特征在于，所述耦合器的输出端连接有滤波器，用于滤除其余的杂散信号。