CN206147613U - 通用序列总线装置 - Google Patents

Abstract

一种通用序列总线装置，包括一第一通用序列总线接口、一第二通用序列总线接口、一电源开关电路、一配置通道开关电路、一第一上拉电阻电路、一第一下拉电阻电路及一第二下拉电阻电路。第一通用序列总线接口具有一第一电源接脚及一第一配置通道接脚。第二通用序列总线接口具有一第二电源接脚及一第二配置通道接脚。电源开关耦接于第一电源接脚与第二电源接脚之间。配置通道开关耦接于第一配置通道接脚与第二配置通道接脚之间。第一上拉电阻电路及第一下拉电阻电路耦接第一配置通道接脚。第二下拉电阻电路耦接第二配置通道接脚。藉此，本实用新型可提高通用序列总线装置于使用上的装置延伸性。

Description

通用序列总线装置

技术领域

本实用新型是有关于一种电子装置，且特别是有关于一种通用序列总线装置。

背景技术

由于通用序列总线C型(USB Type-C)接口具有无方向性、体积小巧、支援高电流充电、电磁干扰(EMI)与射频干扰(RFI)特性强化等优点，通用序列总线C型接头/插座将会陆续应用于各种电子装置，例如手机及平板电脑等。但是，由于空间及成本等因素，电子装置上的通用序列总线C型插座可能只有一个，造成使用上的不便。因此，如何提升通用序列总线装置的延伸性则成为一个设计的重点。

实用新型内容

本实用新型提供一种通用序列总线装置，可提高通用序列总线装置于使用上的装置延伸性。

本实用新型的通用序列总线装置，包括一第一通用序列总线接口、一第二通用序列总线接口、一电源开关电路、一配置通道开关电路、一第一上拉电阻电路、一第一下拉电阻电路、一第二下拉电阻电路、一控制器及一功能模块。第一通用序列总线接口用以耦接一主机，具有一第一电源接脚、一第一配置通道接脚及一第一数据接脚。第二通用序列总线接口用以耦接一充电器，具有一第二电源接脚及一第二配置通道接脚。电源开关电路耦接于第一电源接脚与第二电源接脚之间。配置通道开关电路耦接于第一配置通道接脚与第二配置通道接脚之间。第一上拉电阻电路耦接第一配置通道接脚。第一下拉电阻电路耦接第一配置通道接脚。第二下拉电阻电路耦接第二配置通道接脚。控制器耦接第一电源接脚、第二电源接脚、第一配置通道接脚、电源开关电路、配置通道开关电路、第一上拉电阻电路、第一下拉电阻电路及第二下拉电阻电路，以检测第一电源接脚、第二电源接脚及第一配置通道接脚的电压准位，并且对应地提供一电源开关信号至电源开关电路、提供一配置开关信号至配置通道开关电路、提供一上拉控制信号至第一上拉电阻电路、提供一第一下拉控制信号至第一下拉电阻电路、提供一第二下拉控制信号至第一下拉电阻电路。功能模块耦接第一数据接脚。

本实用新型的通用序列总线装置，包括一第一通用序列总线接口、一第二通用序列总线接口、一电源开关电路、一配置通道开关电路、一第一上拉电阻电路、一第一下拉电阻电路、一第二下拉电阻电路、一控制器及一功能模块。第一通用序列总线接口用以耦接一主机，具有一第一电源接脚、一第一配置通道接脚及一第一数据接脚，其中第一配置通道接脚耦接主机的一第一电力传输芯片。第二通用序列总线接口用以耦接一充电器，具有一第二电源接脚及一第二配置通道接脚，其中第二配置通道接脚耦接充电器的一第二电力传输芯片。电源开关电路耦接于第一电源接脚与第二电源接脚之间。配置通道开关电路耦接于第一配置通道接脚与第二配置通道接脚之间。第一上拉电阻电路耦接第一配置通道接脚。第一下拉电阻电路耦接第一配置通道接脚。第二下拉电阻电路耦接第二配置通道接脚。控制器耦接第一电源接脚、第二电源接脚、第一配置通道接脚、电源开关电路、配置通道开关电路、第一上拉电阻电路、第一下拉电阻电路及第二下拉电阻电路，以检测第一电源接脚、第二电源接脚及第一配置通道接脚的电压准位，并且对应地提供一电源开关信号至电源开关电路、提供一配置开关信号至配置通道开关电路、提供一上拉控制信号至第一上拉电阻电路、提供一第一下拉控制信号至第一下拉电阻电路、提供一第二下拉控制信号至第一下拉电阻电路。功能模块耦接第一数据接脚。当配置通道开关电路受控于配置开关信号而导通时，第一电力传输芯片通过第一配置通道接脚、配置通道开关电路及第二配置通道接脚耦接至第二电力传输芯片。

基于上述，本实用新型实施例的通用序列总线装置，通过电源开关电路耦接第一电源接脚及第二电源接脚，通过配置通道开关电路耦接第一配置通道接脚及第二配置通道接脚，并且通过耦接至第一配置通道接脚的第一上拉电阻电路及第一下拉电阻电路、以及耦接至第二配置通道接脚的第二下拉电阻电路来设定通用序列总线装置的组态。藉此，可提高通用序列总线装置于使用上的装置延伸性。

为让本实用新型的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1为依据本实用新型的第一实施例的通用序列总线装置的系统示意图。

图2为依据本实用新型的第二实施例的通用序列总线装置的系统示意图。

图3为依据本实用新型的第三实施例的通用序列总线装置的系统示意图。

图4为依据本实用新型的一实施例的电源开关电路的电路示意图。

图5为依据本实用新型的一实施例的配置通道开关电路的电路示意图。

图6为依据本实用新型的一实施例的第一上拉电阻电路的电路示意图。

图7为依据本实用新型的一实施例的第一下拉电阻电路的电路示意图。

图8为依据本实用新型的一实施例的第二下拉电阻电路的电路示意图。

图9为依据本实用新型的一实施例的电源电路的电路示意图。

图10为依据本实用新型的一实施例的通用序列总线装置的运作方法的流程图。

附图标号：

10：主机

20：充电器

100、200、300：通用序列总线装置

110、400：电源开关电路

120、500：配置通道开关电路

130、600：第一上拉电阻电路

140、700：第一下拉电阻电路

150、800：第二下拉电阻电路

160、260：控制器

170、270、370：功能模块

180、900：电源电路

371：音频解码电路

910：稳压器

AOT1：音频输出接口

CC1：第一配置通道接脚

CC2：第二配置通道接脚

D1、D2：二极管

DX1：第一数据接脚

GND：接地电压

GND1、GND2：接地接脚

PD1：第一电力传输芯片

PD2：第二电力传输芯片

RD1：第一下拉电阻

RD2：第二下拉电阻

RP1：第一上拉电阻

SCS：配置开关信号

SPD1：第一下拉控制信号

SPD2：第二下拉控制信号

SPL：上拉控制信号

SPS：电源开关信号

SW1：第一开关

SW2：第二开关

SW3：第三开关

SW4：第四开关

SW5：第五开关

UF1：第一通用序列总线接口

UF2：第二通用序列总线接口

VBUS1：第一电源接脚

VBUS2：第二电源接脚

VDD：系统电压

S110、S120、S130、S140、S150、S160、S170：步骤

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

图1为依据本实用新型的第一实施例的通用序列总线装置的系统示意图。请参照图1，在本实施例中，通用序列总线装置100包括第一通用序列总线接口UF1、第二通用序列总线接口UF2、电源开关电路110、配置通道开关电路120、第一上拉电阻电路130、第一下拉电阻电路140、第二下拉电阻电路150、控制器160、功能模块170及电源电路180，其中第一通用序列总线接口UF1、第二通用序列总线接口UF2分别为通用序列总线C型接口。

第一通用序列总线接口UF1用以耦接主机10，并且具有第一电源接脚VBUS1、第一配置通道接脚CC1、第一数据接脚DX1及接地接脚GND1，其中主机10可以是手机、平板或类似的电子终端装置。第二通用序列总线接口UF2用以耦接充电器20，并且具有第二电源接脚VBUS2、第二配置通道接脚CC2及接地接脚GND2，其中接地接脚GND2直接耦接至接地接脚GND1。

电源开关电路110耦接于第一电源接脚VBUS1与第二电源接脚VBUS2之间，并且耦接控制器160以接收控制器160提供的电源开关信号SPS。配置通道开关电路120耦接于第一配置通道接脚CC1与第二配置通道接脚CC2之间，并且耦接控制器160以接收控制器160提供的配置开关信号SCS。

第一上拉电阻电路130耦接第一配置通道接脚CC1，并且耦接控制器160以接收控制器160提供的上拉控制信号SPL。第一下拉电阻电路140耦接第一配置通道接脚CC1，并且耦接控制器160以接收控制器160提供的第一下拉控制信号SPD1。第二下拉电阻电路150耦接第二配置通道接脚CC2，并且耦接控制器160以接收控制器160提供的第二下拉控制信号SPD2。

控制器160耦接第一电源接脚VBUS1、第二电源接脚VBUS2、第一配置通道接脚CC1，以检测第一电源接脚VBUS1、第二电源接脚VBUS2、第一配置通道接脚CC1的电压准位，并且对应地提供电源开关信号SPS、配置开关信号SCS、上拉控制信号SPL、第一下拉控制信号SPD1及第二下拉控制信号SPD2。

功能模块170耦接第一数据接脚DX1，以通过第一数据接脚DX1提供服务至主机10。电源电路耦接第一电源接脚VBUS1、第二电源接脚VBUS2及控制器160，以依据第一电源接脚VBUS1或第二电源接脚VBUS2所提供的电源电压提供系统电压VDD至控制器160。

在本实施例中，电源开关信号SPS预设为禁能以截止电源开关电路110，配置开关信号SCS预设为禁能以截止配置通道开关电路120，上拉控制信号SPL预设为禁能以关闭第一上拉电阻电路130，并且第一下拉控制信号SPD1及第二下拉控制信号SPD2预设为使能以启动第一下拉电阻电路140及第二下拉电阻电路150。

进一步来说，当主机10与第一通用序列总线接口UF1耦接时，主机10会检测第一配置通道接脚CC1的电压准位，以判断通用序列总线装置100为提供者(provider)或消费者(consumer)。此时，由于第一上拉电阻电路130关闭且第一下拉电阻电路140启动，主机10只会看到第一下拉电阻电路140，因此主机10会把通用序列总线装置100视为消费者，亦即主机10把自已当作提供者。接着，主机10会提供电源电压至第一电源接脚VBUS1，亦即第一电源接脚VBUS1的电压准位会上升至电源电压。

当第一电源接脚VBUS1的电压准位为电源电压时，电源电路180会提供系统电压VDD至控制器160，以使控制器160开始运作。此时，控制器160会保持于预设状态，亦即电源开关信号SPS保持为禁能，配置开关信号SCS保持为禁能，上拉控制信号SPL保持为禁能，并且第一下拉控制信号SPD1及第二下拉控制信号SPD2保持为使能。

接着，当主机10与第一通用序列总线接口UF1耦接且充电器20与第二通用序列总线接口UF2耦接时，主机10与第一通用序列总线接口UF1的动作可参照上述。此时，第二下拉电阻电路150启动，充电器20会通过第二配置通道接脚CC2看到第二下拉电阻电路150，因此充电器20会把通用序列总线装置100视为消费者。接着，充电器20会提供电源电压至第二电源接脚VBUS2，亦即第二电源接脚VBUS2的电压准位会上升至电源电压。

当第一电源接脚VBUS1及第二电源接脚VBUS2的电压准位皆为电源电压时，控制器160会对应调整电源开关信号SPS、配置开关信号SCS、上拉控制信号SPL、第一下拉控制信号SPD1及第二下拉控制信号SPD2的状态，亦即将第一下拉控制信号SPD1设定为禁能以关闭第一下拉电阻电路140，并且将上拉控制信号设定为使能以开启第一上拉电阻电路130，但第二下拉控制信号SPD2维持不变。

此时，主机10会看到第一上拉电阻电路130，而把通用序列总线装置100当作提供者，亦即主机10应停止提供电源电压至第一电源接脚VBUS1。接着，控制器160检测第一电源接脚VBUS1及第一配置通道接脚CC1的电压准位是否低于门阀电压，以判定主机10的运作是否正常。

当第一电源接脚VBUS1及第一配置通道接脚CC1的电压准位皆低于门阀电压时，代表主机10的运作正常且已改变为消费者型态，而主机10与充电器20可以正常连接。此时，控制器160将电源开关信号SPS设定为使能以导通电源开关电路110，藉以耦接第一电源接脚VBUS1与第二电源接脚VBUS2；将配置开关信号SCS设定为使能以导通配置通道开关电路120，藉以耦接第一配置通道接脚CC1与第二配置通道接脚CC2；并且，将上拉控制信号SPL及第二下拉控制信号SPD2设定为禁能，且第一下拉控制信号SPD1保持为禁能，以关闭第一上拉电阻电路130、第一下拉电阻电路140与第二下拉电阻电路。

在第一电源接脚VBUS1耦接第二电源接脚VBUS2后，主机10会接收到充电器20所提供的电源电压，因此可藉此进行运作及充电；在第一配置通道接脚CC1耦接第二配置通道接脚CC2后，主机10里的第一电力传输(Power Delivery，PD)芯片PD1可以通过第一配置通道接脚CC1、配置通道开关电路120、第二配置通道接脚CC2与充电器20中的第二电力传输芯片PD2耦接以进行沟通。

另一方面，当第一电源接脚VBUS1及第一配置通道接脚CC1至少其一的电压准位未低于门阀电压时，代表主机10的运作可能有异常，亦即主机10不适合与充电器20进行耦接，因此控制器160会隔绝主机10与充电器20，亦即控制器160将电源开关信号SPS保持为禁能，并且将配置开关信号SCS保持为禁能。

接着，当主机10与第一通用序列总线接口UF1断开且充电器20与第二通用序列总线接口UF2保持耦接时，由于充电器20失去与主机10的连系，亦即充电器20通过第二配置通道接脚CC2没有看到主机10内部的下拉电阻电路，因此充电器20会停止供电(亦即停止提供电源电压至第二电源接脚VBUS2。

在失去电力后，控制器160会回复到预设状态，亦即电源开关信号SPS保持为禁能，配置开关信号SCS保持为禁能，上拉控制信号SPL保持为禁能，并且第一下拉控制信号SPD1及第二下拉控制信号SPD2保持为使能。接着，当充电器20再度通过第二配置通道接脚CC2看到第二下拉电阻电路150时，充电器20会再度提供电源电压至第二电源接脚VBUS2。

图2为依据本实用新型的第二实施例的通用序列总线装置的系统示意图。请参照图1及图2，在本实施例中，通用序列总线装置200大致相同于通用序列总线装置100，其不同之处在于控制器260及功能模块270。在本实施例中，功能模块270是通过控制器260耦接至第一数据接脚DX1，亦即在控制器260开始运作后，控制器260才将功能模块270耦接至功能模块270第一数据接脚DX1。

图3为依据本实用新型的第三实施例的通用序列总线装置的系统示意图。请参照图2及图3，在本实施例中，通用序列总线装置300大致相同于通用序列总线装置200，其不同之处在于功能模块370及通用序列总线装置300更包括音频输出接口AOT1，其中功能模块370包括音频解码电路371。在本实施例中，音频解码电路371耦接至音频输出接口AOT1，以输出解码后的音频信号。

图4为依据本实用新型的一实施例的电源开关电路的电路示意图。请参照图1及图4，电源开关电路110可参照电源开关电路400来实施。在本实施例中，电源开关电路400包括第一开关SW1。第一开关SW1的第一端耦接第一电源接脚VBUS1，第一开关SW1的控制端接收电源开关信号SPS，第一开关SW1的第二端耦接第二电源接脚VBUS2。

图5为依据本实用新型的一实施例的配置通道开关电路的电路示意图。请参照图1及图5，配置通道开关电路120可参照配置通道开关电路500来实施。在本实施例中，配置通道开关电路500包括第二开关SW2。第二开关SW2的第一端耦接第一配置通道接脚CC1，第二开关SW2的控制端接收配置开关信号SCS，第二开关SW2的第二端耦接第二配置通道接脚CC2。

图6为依据本实用新型的一实施例的第一上拉电阻电路的电路示意图。请参照图1及图6，第一上拉电阻电路130可参照第一上拉电阻电路600来实施。在本实施例中，第一上拉电阻电路600包括第三开关SW3及第一上拉电阻RP1。第三开关SW3的第一端耦接第一配置通道接脚CC1，第三开关SW3的控制端接收上拉控制信号SPL。第一上拉电阻RP1耦接于系统电压VDD与第三开关SW3的第二端之间。

图7为依据本实用新型的一实施例的第一下拉电阻电路的电路示意图。请参照图1及图7，第一下拉电阻电路140可参照第一下拉电阻电路700来实施。在本实施例中，第一下拉电阻电路700包括第四开关SW4及第一下拉电阻RD1。第四开关SW4的第一端耦接第一配置通道接脚CC1，第四开关SW4的控制端接收第一下拉控制信号SPD1。第一下拉电阻RD1耦接于接地电压GND与第四开关SW4的第二端之间。

图8为依据本实用新型的一实施例的第二下拉电阻电路的电路示意图。请参照图1及图8，第二下拉电阻电路150可参照第二下拉电阻电路800来实施。在本实施例中，第二下拉电阻电路800包括第五开关SW5及第二下拉电阻RD2。第五开关SW5的第一端耦接第二配置通道接脚CC2，第五开关SW5的控制端接收第二下拉控制信号SPD2。第二下拉电阻RD2耦接于接地电压GND与第五开关SW5的第二端之间。

图9为依据本实用新型的一实施例的电源电路的电路示意图。请参照图1及图9，电源电路180可参照电源电路900来实施。在本实施例中，电源电路900包括二极管D1、D2及稳压器910。二极管D1的阳极耦接第一电源接脚VBUS1，二极管D1的阴极耦接稳压器910。二极管D2的阳极耦接第二电源接脚VBUS2，二极管D2的阴极耦接稳压器910。稳压器910用以提供系统电压VDD。

图10为依据本实用新型的一实施例的通用序列总线装置的运作方法的流程图。请参照图10，在本实施例中，通用序列总线装置的运作方法包括下列步骤。在步骤S110中，会检测第一电源接脚及第二电源接脚的电压准位，其中第一电源接脚用以耦接至主机，第二电源接脚用以耦接至充电器。在步骤S120中，会判断第一电源接脚及第二电源接脚的电压准位是否为电源电压。当第一电源接脚及第二电源接脚的电压准位至少其一不为电源电压，亦即步骤S120的判断结果为“否”，则回到步骤S120；当第一电源接脚及第二电源接脚的电压准位皆为电源电压，亦即步骤S120的判断结果为“是”，则执行步骤S130。

在步骤S130中，启动耦接至第一配置通道接脚的上拉电阻电路，并且关闭耦接至第一配置通道接脚的第一下拉电阻电路，其中第一配置通道接脚用以耦接至主机。在步骤S140中，会检测第一电源接脚及第一配置通道接脚的电压准位。在步骤S150中，会判断第一电源接脚及第一配置通道接脚的电压准位是否皆低于门阀电压。

当第一电源接脚及第一配置通道接脚至少其一的电压准位未低于门阀电压时，亦即步骤S120的判断结果为“否”，则执行步骤S160；当第一电源接脚及第一配置通道接脚的电压准位皆低于门阀电压时，亦即步骤S120的判断结果为“是”，则执行步骤S170。在步骤S160中，会隔离第一电源接脚、第二电源接脚、第一配置通道接脚及第二配置通道接脚，其中第二配置通道接脚用以耦接至充电器。在步骤S170中，会耦接第一电源接脚与第二电源接脚，耦接第一配置通道接脚及第二配置通道接脚，并且关闭上拉电阻电路、第一下拉电阻电路及第二下拉电阻电路，其中第二下拉电阻电路耦接至第二配置通道接脚。

其中，上述步骤S110、S120、S130、S140、S150、S160、S170的顺序为用以说明，本实用新型的实施例不以此为限。并且上述步骤S110、S120、S130、S140、S150、S160、S170的细节可参考图1至图10的实施例所述，在此则不再赘述。

综上所述，本实用新型实施例的通用序列总线装置，通过电源开关电路耦接第一电源接脚及第二电源接脚，通过配置通道开关电路耦接第一配置通道接脚及第二配置通道接脚，并且通过耦接至第一配置通道接脚的第一上拉电阻电路及第一下拉电阻电路、以及耦接至第二配置通道接脚的第二下拉电阻电路来设定通用序列总线装置的组态。藉此，通过简单的逻辑电路，充电器可通过通用序列总线装置耦接至主机，以传送电源电压至主机并且与主机沟通，提高通用序列总线装置于使用上的装置扩充性。

虽然本实用新型已以实施例揭露如上，然其并非用以限定本实用新型，任何所属技术领域中相关技术人员，在不脱离本实用新型的精神和范围内，当可作些许的更动与润饰，故本实用新型的保护范围当视权利要求为准。

Claims (11)

1.一种通用序列总线装置，其特征在于，包括：

一第一通用序列总线接口，用以耦接一主机，具有一第一电源接脚、一第一配置通道接脚及一第一数据接脚；

一第二通用序列总线接口，用以耦接一充电器，具有一第二电源接脚及一第二配置通道接脚；

一电源开关电路，耦接于该第一电源接脚与该第二电源接脚之间；

一配置通道开关电路，耦接于该第一配置通道接脚与该第二配置通道接脚之间；

一第一上拉电阻电路，耦接该第一配置通道接脚；

一第一下拉电阻电路，耦接该第一配置通道接脚；

一第二下拉电阻电路，耦接该第二配置通道接脚；

一控制器，耦接该第一电源接脚、该第二电源接脚、该第一配置通道接脚、该电源开关电路、该配置通道开关电路、该第一上拉电阻电路、该第一下拉电阻电路及该第二下拉电阻电路，以检测该第一电源接脚、该第二电源接脚及该第一配置通道接脚的电压准位，并且对应地提供一电源开关信号至该电源开关电路、提供一配置开关信号至该配置通道开关电路、提供一上拉控制信号至该第一上拉电阻电路、提供一第一下拉控制信号至该第一下拉电阻电路、提供一第二下拉控制信号至该第一下拉电阻电路；以及

一功能模块，耦接该第一数据接脚。

2.如权利要求1所述的通用序列总线装置，其特征在于，该电源开关信号预设为禁能以截止该电源开关电路，该配置开关信号预设为禁能以截止该配置通道开关电路，该上拉控制信号预设为禁能以关闭该第一上拉电阻电路，并且该第一下拉控制信号及该第二下拉控制信号预设为使能以启动该第一下拉电阻电路及该第二下拉电阻电路。

3.如权利要求2所述的通用序列总线装置，其特征在于，当该第一电源接脚的电压准位为一电源电压时，该电源开关信号保持为禁能，该配置开关信号保持为禁能，该上拉控制信号保持为禁能，并且该第一下拉控制信号及该第二下拉控制信号保持为使能。

4.如权利要求2所述的通用序列总线装置，其特征在于，当该第一电源接脚及该第二电源接脚的电压准位为一电源电压时，该第一下拉控制信号设定为禁能以关闭该第一下拉电阻电路，并且该上拉控制信号设定为使能以开启该第一上拉电阻电路，接着检测该第一电源接脚及该第一配置通道接脚的电压准位是否低于一门阀电压，

当该第一电源接脚及该第一配置通道接脚的电压准位皆低于该门阀电压时，该电源开关信号设定为使能以导通该电源开关电路，该配置开关信号设定为使能以导通该配置通道开关电路，并且该上拉控制信号及该第二下拉控制信号设定为禁能，以关闭该第二下拉电阻电路，

当该第一电源接脚及该第一配置通道接脚至少其一的电压准位未低于该门阀电压时，该电源开关信号保持为禁能，该配置开关信号保持为禁能。

5.如权利要求1所述的通用序列总线装置，其特征在于，该电源开关电路包括：

一第一开关，该第一开关的一第一端接该第一电源接脚，该第一开关的一控制端接收该电源开关信号，该第一开关的一第二端接该第二电源接脚。

6.如权利要求1所述的通用序列总线装置，其特征在于，该配置通道开关电路包括：

一第二开关，该第二开关的一第一端接该第一配置通道接脚，该第二开关的一控制端接收该配置开关信号，该第二开关的一第二端接该第二配置通道接脚。

7.如权利要求1所述的通用序列总线装置，其特征在于，该第一上拉电阻电路包括：

一第三开关，该第三开关的一第一端耦接该第一配置通道接脚，该第三开关的一控制端接收该上拉控制信号；以及

一第一上拉电阻，耦接于一系统电压与该第三开关的一第二端之间。

8.如权利要求1所述的通用序列总线装置，其特征在于，该第一下拉电阻电路包括：

一第四开关，该第四开关的一第一端耦接该第一配置通道接脚，该第四开关的一控制端接收该第一下拉控制信号；以及

一第一下拉电阻，耦接于一接地电压与该第四开关的一第二端之间。

9.如权利要求1所述的通用序列总线装置，其特征在于，该第二下拉电阻电路包括：

一第五开关，该第五开关的一第一端耦接该第二配置通道接脚，该第五开关的一控制端接收该第二下拉控制信号；以及

一第二下拉电阻，耦接于一接地电压与该第五开关的一第二端之间。

10.如权利要求1所述的通用序列总线装置，其特征在于，当该功能模块包括一音频解码电路时，该通用序列总线装置更包括一音频输出接口，耦接该音频解码电路。

11.一种通用序列总线装置，其特征在于，包括：

一第一通用序列总线接口，用以耦接一主机，具有一第一电源接脚、一第一配置通道接脚及一第一数据接脚，其中该第一配置通道接脚耦接该主机的一第一电力传输芯片；

一第二通用序列总线接口，用以耦接一充电器，具有一第二电源接脚及一第二配置通道接脚，其中该第二配置通道接脚耦接的该充电器的一第二电力传输芯片；

一电源开关电路，耦接于该第一电源接脚与该第二电源接脚之间；

一配置通道开关电路，耦接于该第一配置通道接脚与该第二配置通道接脚之间；

一第一上拉电阻电路，耦接该第一配置通道接脚；

一第一下拉电阻电路，耦接该第一配置通道接脚；

一第二下拉电阻电路，耦接该第二配置通道接脚；

一控制器，耦接该第一电源接脚、该第二电源接脚、该第一配置通道接脚、该电源开关电路、该配置通道开关电路、该第一上拉电阻电路、该第一下拉电阻电路及该第二下拉电阻电路，以检测该第一电源接脚、该第二电源接脚及该第一配置通道接脚的电压准位，并且对应地提供一电源开关信号至该电源开关电路、提供一配置开关信号至该配置通道开关电路、提供一上拉控制信号至该第一上拉电阻电路、提供一第一下拉控制信号至该第一下拉电阻电路、提供一第二下拉控制信号至该第一下拉电阻电路；以及

一功能模块，耦接该第一数据接脚；

其中，当该配置通道开关电路受控于该配置开关信号而导通时，该第一电力传输芯片通过该第一配置通道接脚、该配置通道开关电路及该第二配置通道接脚耦接至该第二电力传输芯片。